特許
J-GLOBAL ID：201303036040659946

基板および半導体装置

発明者：
竹本 良章

竹本 良章 について

, 
高澤 直裕

高澤 直裕 について

, 
齊藤 晴久

齊藤 晴久 について

, 
五味 祐一

五味 祐一 について

, 
只木 芳隆

只木 芳隆 について

, 
菊地 広

菊地 広 について


出願人/特許権者：
オリンパス株式会社

オリンパス株式会社 について


代理人 (7件)： 棚井 澄雄 ,  志賀 正武 ,  鈴木 三義 ,  高柴 忠夫 ,  増井 裕士 ,  鈴木 史朗 ,  橋本 宏之
公報種別：公開公報
出願番号（国際出願番号）：特願2012-081930
公開番号（公開出願番号）：特開2013-211475
出願日： 2012年03月30日
公開日（公表日）： 2013年10月10日
要約：
【課題】形成するダミー電極の数を抑えつつ、基材等が受けるダメージを抑えることができる基板を提供する。【解決手段】所定の厚さを有する基材と、基材に設けられた配線と、基材の厚さ方向の一方の面に設けられ、配線と接続される複数の回路電極20aを有する電極部20と、電極部と同一面に設けられ、配線と接続されない複数のダミー電極21aを有するダミー領域21とを備え、ダミー領域の少なくとも一部において、ダミー電極は、複数のダミー電極が所定のダミーピッチA1で配置され、ダミー電極間距離の最大値が所定値以内とされたダミー電極集合体22として配置されていることを特徴とする。【選択図】図3
請求項（抜粋）：
所定の厚さを有する基材と、 前記基材に設けられた配線と、 前記基材の厚さ方向の一方の面に設けられ、前記配線と接続される複数の回路電極を有する電極部と、 前記電極部と同一面に設けられ、前記配線と接続されない複数のダミー電極を有するダミー領域と、 を備え、 前記ダミー領域の少なくとも一部において、前記ダミー電極は、複数のダミー電極が所定のダミーピッチで配置され、ダミー電極間距離の最大値が所定値以内とされたダミー電極集合体として配置されている ことを特徴とする基板。
IPC (7件)：
H01L 23/522 ,  H01L 21/768 ,  H01L 21/320 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60
FI (4件)：
H01L21/88 T ,  H01L25/08 B ,  H01L21/88 Z ,  H01L21/60 311Q
Fターム (18件)：
5F033GG04 ,  5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033MM30 ,  5F033PP27 ,  5F033PP28 ,  5F033UU03 ,  5F033VV01 ,  5F033VV04 ,  5F033VV05 ,  5F033VV07 ,  5F033XX19 ,  5F044KK05 ,  5F044KK17 ,  5F044LL11 ,  5F044RR18 ,  5F044RR19
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM