特許

J-GLOBAL ID：201303036881198170

半導体装置

発明者： 駒谷 務 ,  倉知 俊介
出願人/特許権者： 住友電工デバイス・イノベーション株式会社
代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2012-087764
公開番号（公開出願番号）：特開2013-219151
出願日： 2012年04月06日
公開日（公表日）： 2013年10月24日
要約：

【課題】電流コラプス現象、高温通電試験における特性の変化、および金属の拡散を抑制すること。【解決手段】窒化物半導体層上に形成されたゲート電極20並びに前記ゲート電極を挟むソース電極22およびドレイン電極24と、前記ゲート電極および前記窒化物半導体層を覆ってなる窒素に対するシリコンの組成比が0.75より大きく、単体では圧縮応力を有する第1窒化シリコン膜32と、前記第1窒化シリコン膜上に形成された窒素に対するシリコンの組成比が0.75より大きく、単体では引張応力を有する第2窒化シリコン膜34と、を有し、前記第1窒化シリコン膜および前記第2窒化シリコン膜の積層構造全体では引張応力を有してなることを特徴とする半導体装置。【選択図】図5

請求項（抜粋）：

窒化物半導体層上に形成されたゲート電極並びに前記ゲート電極を挟むソース電極およびドレイン電極と、 前記ゲート電極および前記窒化物半導体層を覆ってなる窒素に対するシリコンの組成比が0.75より大きく、単体では圧縮応力を有する第1窒化シリコン膜と、 前記第1窒化シリコン膜上に形成された窒素に対するシリコンの組成比が0.75より大きく、単体では引張応力を有する第2窒化シリコン膜と、を有し、 前記第1窒化シリコン膜および前記第2窒化シリコン膜の積層構造全体では引張応力を有してなることを特徴とする半導体装置。

IPC (8件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/06 ,  H01L 21/28 ,  H01L 23/532 ,  H01L 21/768 ,  H01L 21/205

FI (5件)：

H01L29/80 H ,  H01L29/06 301F ,  H01L21/28 301B ,  H01L21/90 K ,  H01L21/205

Fターム (62件)：

4M104AA04 ,  4M104AA07 ,  4M104BB05 ,  4M104BB14 ,  4M104CC03 ,  4M104DD16 ,  4M104DD17 ,  4M104DD52 ,  4M104DD68 ,  4M104EE05 ,  4M104EE12 ,  4M104EE17 ,  4M104FF10 ,  4M104FF13 ,  4M104GG12 ,  5F033GG02 ,  5F033HH07 ,  5F033HH13 ,  5F033HH18 ,  5F033JJ01 ,  5F033JJ13 ,  5F033KK08 ,  5F033KK18 ,  5F033MM04 ,  5F033MM18 ,  5F033PP19 ,  5F033QQ09 ,  5F033QQ24 ,  5F033QQ41 ,  5F033RR04 ,  5F033RR06 ,  5F033SS01 ,  5F033SS02 ,  5F033SS15 ,  5F033TT02 ,  5F033XX19 ,  5F033XX28 ,  5F045AA08 ,  5F045AB33 ,  5F045AC01 ,  5F045AC12 ,  5F045AC17 ,  5F045AD07 ,  5F045EE17 ,  5F102FA02 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR12 ,  5F102GS01 ,  5F102GS04 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08

引用特許：

出願人引用 (2件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2007-341176   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2010-163409   出願人：住友電工デバイス・イノベーション株式会社