特許
J-GLOBAL ID：201303038115143919
画像処理回路、画像処理装置及び画像処理回路の制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
橘 昭成
公報種別：公開公報
出願番号（国際出願番号）：特願2012-041614
公開番号（公開出願番号）：特開2013-178638
出願日： 2012年02月28日
公開日（公表日）： 2013年09月09日
要約：
【課題】ハードウェア内部の信号を好適に取得可能とすること【解決手段】CPUの制御に従って画像処理を実行する画像処理ASIC210であって、CPUから入力される制御信号を取得するバスモニタ部215と、CPUから入力される制御信号に従って画像処理を実行するH/A212と、画像処理のタイミングを規定するタイミング信号に基づき、制御信号をログ情報として記憶する期間を決定するトリガ条件制御部216とを含み、バスモニタ部215は、タイミング信号に基づいて決定された期間に入力された制御信号をログ情報としてログメモリ部217に記憶させることを特徴とする。【選択図】図7
請求項（抜粋）：
演算装置の制御に従ってハードウェアにより画像処理を実行する画像処理回路であって、
前記演算装置から入力される制御信号を取得する制御信号取得部と、
前記演算装置から入力される制御信号に従って画像処理を実行する画像処理部と、
前記画像処理のタイミングを規定するタイミング信号に基づき、前記制御信号をログ情報として記憶する期間を決定するログ記憶期間処理部とを含み、
前記制御信号取得部は、前記タイミング信号に基づいて決定された期間に入力された制御信号をログ情報として記憶媒体に記憶させることを特徴とする画像処理回路。
IPC (1件)：
FI (1件)：
Fターム (7件)：
5B042GC08
, 5B042LA08
, 5B042MA05
, 5B042MA17
, 5B042MB05
, 5B042MB06
, 5B042MC05
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
