特許
J-GLOBAL ID：201303039401607546

マルチゲート半導体デバイス

発明者：
高谷信一郎

高谷信一郎 について


出願人/特許権者：
ウイン セミコンダクターズ コーポレーション

ウイン セミコンダクターズ コーポレーション について


代理人 (2件)： 功力 妙子 ,  功力 栄治
公報種別：公開公報
出願番号（国際出願番号）：特願2013-097675
公開番号（公開出願番号）：特開2013-175777
出願日： 2013年05月07日
公開日（公表日）： 2013年09月05日
要約：
【課題】 バランス抵抗器の接続されたゲート間伝導領域を有するマルチゲート半導体デバイスにおいて、スイッチ素子として使用した際の低挿入損失と素子サイズを抑えつつ、オフ時の非線形性を改善する。【解決手段】 バランス抵抗器のゲート間伝導領域への接続点を、メアンダ状に配置されたゲート電極の屈曲領域に形成された広いゲート間隔を有するゲート間伝導領域に配置するとともに、各ゲート電極の2つの端部の間(最も末端を除く)の位置に形成する。【選択図】 図4A
請求項（抜粋）：
基板と、 基板上に形成された多層構造と、 多層構造上に形成された複数の電極フィンガにより成る第1のオーミック電極と、 多層構造上に形成された複数の電極フィンガにより成り、且つ、第1のオーミック電極に隣接して配置された第2のオーミック電極と、 第1及び第2のオーミック電極間に、多層構造で形成されたチャネル層と、 第1及び第2のオーミック電極間に沿ってメアンダ状に配置された複数のゲート電極と、 複数のゲート電極のうち2つの隣接したゲート電極間に形成された少なくとも1つのゲート間伝導領域と、 少なくとも1つの抵抗素子を有し、多層構造、チャネル層、第1のオーミック電極、第2のオーミック電極及びゲート電極は電界効果トランジスタを形成し、且つ、隣接するゲート電極の間に配置された少なくとも1つのゲート間伝導領域は、抵抗素子を電気的に接続する少なくとも1つの接点を有し、 且つ、前記少なくとも1つの接点は、メアンダ状に配置されたゲート電極の屈曲領域に形成された広いゲート間隔を有するゲート間伝導領域に配置されており、 前記少なくとも1つの接点は、各ゲート電極の2つの端部の間(最も末端を除く)の位置に形成されたこと を特徴とするマルチゲート半導体デバイス。
IPC (12件)：
H01L 21/337 ,  H01L 21/338 ,  H01L 29/808 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 27/095 ,  H01L 29/47 ,  H01L 29/872 ,  H01L 29/417 ,  H01L 21/28 ,  H01L 21/822 ,  H01L 27/04
FI (8件)：
H01L29/80 W ,  H01L29/80 H ,  H01L29/80 E ,  H01L29/48 F ,  H01L29/48 D ,  H01L29/50 J ,  H01L21/28 301B ,  H01L27/04 R
Fターム (32件)：
4M104AA04 ,  4M104AA05 ,  4M104CC03 ,  4M104FF11 ,  4M104GG12 ,  4M104GG13 ,  4M104GG19 ,  4M104HH20 ,  5F038AR02 ,  5F038AR16 ,  5F038CA02 ,  5F038CA05 ,  5F038DF02 ,  5F038EZ02 ,  5F038EZ08 ,  5F038EZ20 ,  5F102GA17 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GK06 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GQ03 ,  5F102GS09
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM