特許

J-GLOBAL ID：201303039977494119

半導体記憶装置を検証する装置及び方法

発明者： 橘内 和也
出願人/特許権者： 株式会社東芝
代理人 (19件)： 蔵田 昌俊 ,  高倉 成男 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  赤穂 隆雄 ,  井上 正 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2012-065652
公開番号（公開出願番号）：特開2013-196605
出願日： 2012年03月22日
公開日（公表日）： 2013年09月30日
要約：

【課題】書き込み時または読み出し時のいずれで不具合が発生しているかを特定する。【解決手段】実施形態によれば、検証装置の検証データ生成手段は、一意な識別子IDiを含む検証用のデータDiを論理アドレスLBi毎に生成する。書き込みデータ記憶手段は、論理アドレスLBi毎に生成されたデータDiを格納する。書き込みデータ判定手段は、データDiを含む書き込みデータD1iが論理アドレスLBiの指定による書き込み要求に応じて半導体記憶装置の不揮発性メモリに書き込まれた後に、LBiが割り当てられるべき物理アドレスPA2iの指定により不揮発性メモリから読み出されるデータD2iを、対応するデータDiと比較する。読み出しデータ判定手段は、LBiの指定により不揮発性メモリから読み出されるデータD3iを対応するデータDiと比較する。【選択図】 図1

請求項（抜粋）：

アドレス変換手段によって指定の論理アドレスから変換された物理アドレスまたは外部から与えられる物理アドレスの指定に応じてアクセスされる書き換え可能な不揮発性メモリを備えた半導体記憶装置を検証する検証装置において、 一意な識別子IDiを含む検証用の第1のデータDiを論理アドレスLBi毎に生成する検証データ生成手段と、 前記論理アドレスLBi毎に生成された前記第1のデータDiを格納する書き込みデータ記憶手段と、 前記論理アドレスLBiに対応する前記第1のデータDiを含む書き込みデータD1iが前記論理アドレスLBiの指定による書き込み要求に応じて前記不揮発性メモリに書き込まれた後に、前記論理アドレスLBiが割り当てられるべき物理アドレスPA2iの指定により前記不揮発性メモリから第2のデータD2iを読み出し、前記第2のデータD2iを、前記書き込みデータ記憶手段に格納されている前記論理アドレスLBiに対応する前記第1のデータDiと比較することにより、前記半導体記憶装置の書き込み時の動作を判定する書き込みデータ判定手段と、 前記書き込み時の動作の検証の後、前記論理アドレスLBiの指定による読み出し要求の発行により前記不揮発性メモリから第3のデータD3iを読み出して、前記第3のデータD3iを、前記書き込みデータ記憶手段に格納されている前記論理アドレスLBiに対応する前記第1のデータDiと比較することにより、前記半導体記憶装置の読み出し時の動作を判定する読み出しデータ判定手段と を具備する検証装置。

IPC (1件)：

G06F 12/16

FI (2件)：

G06F12/16 330A ,  G06F12/16 310H

Fターム (10件)：

5B018GA03 ,  5B018HA01 ,  5B018HA24 ,  5B018JA04 ,  5B018JA12 ,  5B018MA22 ,  5B018NA06 ,  5B018QA13 ,  5B018QA14 ,  5B018QA15