特許

J-GLOBAL ID：201303040106151814

半導体素子

発明者： 高橋 徹雄
出願人/特許権者： 三菱電機株式会社
代理人 (3件)： 高田 守 ,  高橋 英樹 ,  久野 淑己
公報種別：公開公報
出願番号（国際出願番号）：特願2011-283871
公開番号（公開出願番号）：特開2013-135062
出願日： 2011年12月26日
公開日（公表日）： 2013年07月08日
要約：

【課題】本発明は、十分な耐圧を維持しつつ、小型化に好適な半導体素子を提供することを目的とする。【解決手段】本願の発明に係る半導体素子は、半導体基板主面に沿って形成された第2導電型のリサーフ層と、該リサーフ層の一端に接続された第2導電型のウエル層と、該リサーフ層の他端に接続された第1導電型の第1不純物領域と、該半導体基板主面上に形成された絶縁膜と、該絶縁膜中に、該リサーフ層と該ウエル層の境界を含む第1境界領域の直上、及び該リサーフ層と該第1不純物領域の境界を含む第2境界領域の直上を避けて複数形成された下部フィールドプレートと、該絶縁膜上に、該第1境界領域の直上、及び該第2境界領域の直上を避けて複数形成された上部フィールドプレートと、を備える。【選択図】図2

請求項（抜粋）：

主面を有する半導体基板と、 前記半導体基板内に形成された第1導電型の第1不純物領域と、 前記半導体基板内に前記主面に沿って形成された、第2導電型のリサーフ層と、 前記半導体基板内の前記リサーフ層の隣に前記主面に沿って形成された、第2導電型のウエル層と、 前記半導体基板内に前記第1不純物領域を介して前記リサーフ層に接するように前記主面に沿って形成された、第1導電型のチャネルストッパと、 前記ウエル層と前記リサーフ層との境界を含む領域である第1境界領域の上、及び前記リサーフ層と前記第1不純物領域との境界を含む領域である第2境界領域の上とを一体的に覆うように前記主面上に形成された絶縁膜と、 前記絶縁膜中に、前記第1境界領域の直上及び前記第2境界領域の直上を避けて複数形成された下部フィールドプレートと、 前記絶縁膜上に、前記第1境界領域の直上及び前記第2境界領域の直上を避けて複数形成された上部フィールドプレートと、 を備えたことを特徴とする半導体素子。

IPC (5件)：

H01L 29/06 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 29/12

FI (10件)：

H01L29/78 652P ,  H01L29/78 655F ,  H01L29/78 652Q ,  H01L29/78 658A ,  H01L29/78 652T ,  H01L29/06 301G ,  H01L29/78 652S ,  H01L29/78 655G ,  H01L29/06 301F ,  H01L29/06 301V

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2009-092257   出願人：三菱電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2010-067569   出願人：富士電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2010-067358   出願人：三菱電機株式会社