特許

J-GLOBAL ID：201303040313350681

半導体装置の製造方法

発明者： 久保 達哉
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2012-037633
公開番号（公開出願番号）：特開2013-175509
出願日： 2012年02月23日
公開日（公表日）： 2013年09月05日
要約：

【課題】検査時においてプローブのパッドへのコンタクト性能を向上させつつ、インナーリードボンディング時において隣接するパッドとインナーリードとが接触するリスクを低減した半導体装置の製造方法を提供する。【解決手段】半導体チップ2上に複数のパッド3が配置された半導体装置1の製造方法において、各パッド3の一部3aを半導体チップ2からスクライブ領域X1に、はみ出して配置し、ダイシング工程ではみ出した各パッド3の部分を削除し、各パッド3の隣接方向の幅を減少させる。【選択図】図1

請求項（抜粋）：

半導体チップ上に複数のパッドが配置された半導体装置の製造方法であって、 前記各パッドの一部が前記半導体チップからスクライブ領域に、はみ出して配置する工程と、 ダイシング工程で前記はみ出した各パッドの部分を削除し、前記各パッドの隣接方向の幅を減少させる工程と、 を含む、ことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/60 ,  H01L 21/66

FI (3件)：

H01L21/60 301N ,  H01L21/60 311R ,  H01L21/66 E

Fターム (12件)：

4M106AA02 ,  4M106AD02 ,  4M106AD09 ,  4M106AD14 ,  4M106AD24 ,  5F044EE01 ,  5F044EE02 ,  5F044EE07 ,  5F044EE21 ,  5F044NN01 ,  5F044QQ01 ,  5F044QQ06