特許

J-GLOBAL ID：201303040945802537

配置配線装置

発明者： 森永 辰也 ,  岩部 睦 ,  岡村 尚 ,  水口 貴之
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-003029
公開番号（公開出願番号）：特開2013-143010
出願日： 2012年01月11日
公開日（公表日）： 2013年07月22日
要約：

【課題】信号配線の迂回が発生しないようにレイアウト設計を行なう配置配線装置を提供すること。【解決手段】I/O・セル配置部32は、論理セルを配置する。配線配置部33は、I/O・セル配置部32によって配置された論理セルの信号配線を配置する。配線検出部34は、上層配線と、論理セルの電源を接続するためのフォロー配線との間の信号配線が存在しない箇所を検出する。そして、VIA配置部35は、配線検出部34によって検出された箇所に上層配線とフォロー配線とを接続するためのビアを配置する。したがって、信号配線の迂回が発生しないようにレイアウト設計を行なうことが可能となる。【選択図】図2

請求項（抜粋）：

半導体装置のレイアウトを設計する配置配線装置であって、 論理セルを配置するセル配置手段と、 前記セル配置手段によって配置された論理セルの信号配線を配置する配線配置手段と、 上層配線と、前記論理セルの電源を接続するためのフォロー配線との間の前記信号配線が存在しない箇所を検出する検出手段と、 前記検出手段によって検出された箇所に前記上層配線と前記フォロー配線とを接続するためのビアを配置するビア配置手段とを含む、配置配線装置。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (3件)：

G06F17/50 658J ,  G06F17/50 658N ,  H01L21/82 W

Fターム (14件)：

5B046AA08 ,  5B046BA05 ,  5B046FA07 ,  5B046JA02 ,  5F064AA04 ,  5F064BB02 ,  5F064EE08 ,  5F064EE22 ,  5F064EE27 ,  5F064EE52 ,  5F064HH02 ,  5F064HH06 ,  5F064HH09 ,  5F064HH11