特許
J-GLOBAL ID:201303043012225341
印刷回路基板及びそのビアホールの充填方法
発明者:
,
出願人/特許権者:
代理人 (1件):
加藤 公延
公報種別:公開公報
出願番号(国際出願番号):特願2013-120612
公開番号(公開出願番号):特開2013-168691
出願日: 2013年06月07日
公開日(公表日): 2013年08月29日
要約:
【課題】大径のビアホールを形成してもディンプルが形成されたりすることなく確実に充填されたビアホールを備える印刷回路基板を提供する。【解決手段】本発明にかかる回路基板は、ビアホールが形成されたベース基板と、ビアホールを分割して形成され、ビアホールの内部で交互に配置された、第1及び第2分割ビアとを含む。第1分割ビアには金属ペースト層が介在する。第2分割ビアには内部に充填される電解メッキ層である充填メッキ層と、第1、第2分割ビアを分離させる無電解メッキ層である分離メッキ層とを備えるフィルメッキ層が介在する。【選択図】図21
請求項(抜粋):
ビアホールが形成されたベース基板と、
前記ビアホールを分割して形成された第1及び第2分割ビアを含み、
前記第1分割ビアには金属ペースト層が介在され、
前記第2分割ビアにはフィルメッキ層が介在される印刷回路基板。
IPC (1件):
FI (1件):
Fターム (11件):
5E317AA24
, 5E317AA25
, 5E317BB02
, 5E317BB12
, 5E317CC25
, 5E317CC31
, 5E317CC32
, 5E317CC33
, 5E317CD27
, 5E317CD32
, 5E317GG20
引用特許:
前のページに戻る