特許
J-GLOBAL ID：201303044284797138

D/A変換器

発明者：
鈴木 久雄

鈴木 久雄 について


出願人/特許権者：
富士通セミコンダクター株式会社

富士通セミコンダクター株式会社 について


代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2012-040373
公開番号（公開出願番号）：特開2013-176009
出願日： 2012年02月27日
公開日（公表日）： 2013年09月05日
要約：
【課題】面積の増大を抑制すること。【解決手段】D/A変換器10は、6ビットのデジタル入力信号D5〜D0に応じた電圧値のアナログ信号VOUTを出力する。D/A変換器10は、デジタル入力信号D2〜D0が供給される第1のD/A変換回路11と、デジタル入力信号D5〜D3が供給される第2のD/A変換回路13を有している。第1のD/A変換回路11と第2のD/A変換回路13は、バッファ回路12を介して接続されている。バッファ回路12は、負帰還されたオペアンプ60を含み、第1のD/A変換回路11のアナログ信号VAと等しい電圧のアナログ信号VBを出力する。【選択図】図1
請求項（抜粋）：
デジタル入力信号に応じたアナログ信号を生成するD/A変換器であって、 複数のD/A変換回路と、 前記複数のD/A変換回路の間にそれぞれ接続され、負帰還接続された増幅回路と、 を有し、 初段の前記D/A変換回路には前記デジタル入力信号の最下位ビットを含む複数ビットのデジタル入力信号が供給され、他の前記D/A変換回路には前段の前記D/A変換回路のデジタル入力信号より上位側のデジタル入力信号が供給され、 前記複数のD/A変換回路はそれぞれ、 対応するデジタル入力信号に応じたR-2Rラダー型の抵抗網と、 前記抵抗網と第1電圧レベルの第1配線との間に接続され、2のべき乗の比率でトランジスタサイズが設定された複数の第1トランジスタと、 前記抵抗網と第2電圧レベルの第2配線との間に接続され、2のべき乗の比率でトランジスタサイズが設定され、前記対応するデジタル入力信号に応じて前記複数の第1トランジスタに対してそれぞれ相補的にオンオフする複数の第2トランジスタと、 を含むD/A変換器。
IPC (2件)：
H03M 1/68 ,  H03M 1/78
FI (2件)：
H03M1/68 ,  H03M1/78
Fターム (4件)：
5J022AB03 ,  5J022AB09 ,  5J022CF02 ,  5J022CG01
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM