特許

J-GLOBAL ID：201303044817282259

電子機器、メモリ管理システムおよびメモリ管理方法

発明者： 山口 洋平
出願人/特許権者： ソニー株式会社
代理人 (1件)： 特許業務法人信友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-118198
公開番号（公開出願番号）：特開2013-246533
出願日： 2012年05月24日
公開日（公表日）： 2013年12月09日
要約：

【課題】フラッシュメモリなどの書換え回数に制限のあるメモリを使用する場合の寿命の管理が、簡単な処理で適正に行えるようにする。【解決手段】データの書込みおよび消去が可能なメモリの、ブロックごとのデータの書込み時間および/または消去時間を計測し、計測したブロックごとの書込み時間および/または消去時間を外部に送信する。そして、外部が蓄積したメモリの書込み時間および/または消去時間と残りの書込み可能回数との対応に基づいて、送信された書込み時間および/または消去時間から、残りの書込み可能回数を推定し、推定した書込み可能回数をメモリ側に返送する。この返送された書込み可能回数を使用して、メモリの管理を行う。【選択図】図1

請求項（抜粋）：

複数のブロックを有し、データの書込みおよび消去が可能なメモリと、 前記メモリのブロックごとの書込み時間および/または消去時間を計測する制御部と、 前記制御部が判断したブロックごとの書込み時間および/または消去時間を外部に伝送すると共に、その外部に伝送した書込み時間および/または消去時間から予想された書込み可能回数のデータを外部から取得する通信部とを備えた 電子機器。

IPC (1件)：

G06F 12/16

FI (1件)：

G06F12/16 310A

Fターム (6件)：

5B018HA23 ,  5B018HA31 ,  5B018KA01 ,  5B018MA24 ,  5B018NA06 ,  5B018QA15