特許
J-GLOBAL ID：201303044827827628

メモリインターフェースおよび画像処理装置

発明者：
佐藤 慎祐

佐藤 慎祐 について


出願人/特許権者：
川崎マイクロエレクトロニクス株式会社

川崎マイクロエレクトロニクス株式会社 について


代理人 (2件)： 小杉 佳男 ,  山田 正紀
公報種別：公開公報
出願番号（国際出願番号）：特願2012-269728
公開番号（公開出願番号）：特開2013-101356
出願日： 2012年12月10日
公開日（公表日）： 2013年05月23日
要約：
【課題】 フレームメモリにすでに書き込まれた直前のフレームを構成する画素の画素値を示すデータの出力を開始するまでの遅延時間の短縮化が図られたメモリ制御回路、および回路規模の削減化が図られた画像処理装置を提供する。【解決手段】 垂直同期信号VSYNCの立ち下がりエッジをSDRAMコントローラ22で検知して、初期アドレスにクリアされたアドレス信号A,読み出しを指示するコマンドCを生成してSDRAM10に供給し、SDRAM10から所定の範囲の過去データを先読みして読み出し用FIFO23に格納しておき、現在データの入力が開始された後に読み出し用FIFO23から読み出して出力する。【選択図】 図3
請求項（抜粋）：
複数のフレームのそれぞれを構成する画素の画素値を示すデータの入力を、該フレームの順番に受け、次のフレームを構成する画素の画素値を示すデータをフレームメモリに書き込むとともに、該フレームメモリにすでに書き込まれた直前のフレームを構成する画素の画素値を示すデータを読み出し、読み出し用FIFOを経由して出力するために、該フレームメモリヘのアクセスを行うアドレスを指定するアドレス信号、および、該フレームメモリヘの書き込み、もしくは、該フレームメモリからの読み出しを指示する制御信号を生成して該フレームメモリに供給するメモリインターフェースにおいて、 前記次のフレームを構成する画素の画素値を示すデータの入力が開始される以前に、前記直前のフレームを構成する画素の画素値を示すデータのうちの第1の範囲のデータを前記フレームメモリから読み出すように、アドレス信号および制御信号を生成して該フレームメモリに供給し、該フレームメモリから読み出したデータを前記読み出し用FIFOに保持し、 前記次のフレームを構成する画素の画素値を示すデータの入力が開始されたときに、前記読み出し用FIFOに保持されたデータの出力を開始するとともに、前記直前のフレームを構成する画素の画素値を示すデータのうちの前記第1の範囲に続く範囲のデータの読み出しを指示するアドレス信号および制御信号を生成して該フレームメモリに供給し、該フレームメモリから読み出したデータを前記読み出し用FIFOに保持することを特徴とするメモリインターフェース。
IPC (3件)：
G09G 5/00 ,  G11C 11/401 ,  G11C 11/407
FI (6件)：
G09G5/00 550R ,  G09G5/00 550P ,  G09G5/00 550T ,  G09G5/00 555J ,  G11C11/34 371H ,  G11C11/34 362S
Fターム (24件)：
5C082BB15 ,  5C082BB22 ,  5C082DA64 ,  5C082DA65 ,  5C082DA67 ,  5C082DA68 ,  5C082DA76 ,  5C082EA08 ,  5C082MM02 ,  5C082MM04 ,  5M024AA55 ,  5M024BB25 ,  5M024BB27 ,  5M024BB33 ,  5M024DD19 ,  5M024DD59 ,  5M024DD83 ,  5M024GG15 ,  5M024JJ02 ,  5M024JJ28 ,  5M024JJ53 ,  5M024KK24 ,  5M024PP01 ,  5M024PP07
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM