特許

J-GLOBAL ID：201303045365873811

表示素子のためのリセット回路

発明者： ファン デン ビッヒェラール テオドルス ジェイ ピー ,  ファン デイク ロイ
出願人/特許権者： サムスン エルシーディ ネザーランド アールアンドディ センター ビー ヴィ
代理人 (1件)： 山下 託嗣
公報種別：公開公報
出願番号（国際出願番号）：特願2013-146135
公開番号（公開出願番号）：特開2013-232000
出願日： 2013年07月12日
公開日（公表日）： 2013年11月14日
要約：

【課題】表示素子のフレーム時間の減少を可能にする。【解決手段】本発明は、ピクセルの少なくとも2つのロウを有し、ピクセルのアドレス指定のための選択線RW及びデータ線COLを備える、アクティブマトリックス表示素子、特に、エレクトロウェッティング表示素子に関する。各々のロウ中のピクセルは、リセット信号を送信するために配置される共通のリセット線RSTへの結線CWをそれぞれ伴って配置される。前記結線CWはそれぞれ、ピクセルがアドレス指定される際に、当該ピクセルのデータ線COLと相互接続されるように配置される。さらに、それぞれの結線CWは、ピクセルのデータ信号が、リセット線RSTを介して同じロウ中のピクセルに伝搬することを防止するための信号ブロッキング素子Dを伴って配置される。【選択図】図5

請求項（抜粋）：

ピクセルの少なくとも2つのロウを有し、前記ピクセルのアドレス指定のための選択線及びデータ線を備えるアクティブマトリックス表示素子であって、 各々のロウ中のピクセルが、リセット信号を送信するための共通のリセット線への結線をそれぞれ備え、前記結線がそれぞれ、前記ピクセルのデータ信号が、前記リセット線を介して同じロウ中のピクセルに伝搬することを防止し、前記共通のリセット線を前記ピクセルの電極に接続させるダイオードを備えることを特徴とする表示素子。

IPC (4件)：

G09G 3/34 ,  G09G 3/20 ,  G09F 9/30 ,  G02F 1/17

FI (8件)：

G09G3/34 C ,  G09G3/20 624B ,  G09G3/20 622G ,  G09G3/20 622D ,  G09G3/20 611D ,  G09F9/30 338 ,  G09F9/30 380 ,  G02F1/17

Fターム (26件)：

2K101AA11 ,  2K101CB17 ,  2K101CB26 ,  2K101CC01 ,  2K101CC13 ,  2K101EC08 ,  2K101EC09 ,  2K101EC10 ,  2K101ED13 ,  2K101ED74 ,  2K101EE02 ,  2K101EJ16 ,  5C080AA13 ,  5C080BB05 ,  5C080DD08 ,  5C080EE29 ,  5C080FF11 ,  5C080FF12 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C094AA53 ,  5C094BA51 ,  5C094CA19 ,  5C094DB04 ,  5C094EA10

引用特許：

審査官引用 (3件)

• 発光装置
  公報種別：公開公報   出願番号：特願2002-261950   出願人：株式会社半導体エネルギー研究所
• EL表示装置およびEL表示装置の駆動方法
  公報種別：公開公報   出願番号：特願2002-282041   出願人：東芝松下ディスプレイテクノロジー株式会社
• 映像表示システムおよびそのアドレッシング方法
  公報種別：公開公報   出願番号：特願平8-259737   出願人：テキサスインスツルメンツインコーポレイテツド