特許

J-GLOBAL ID：201303045404928920

多層プリント基板とその製造方法

発明者： 三上 文夫
出願人/特許権者： キヤノン株式会社
代理人 (6件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2012-028857
公開番号（公開出願番号）：特開2013-165244
出願日： 2012年02月13日
公開日（公表日）： 2013年08月22日
要約：

【課題】 ICの直下にVIAを形成すると半田がVIAへ吸収され、ダイパッドとプリント基板の第1層のパターンとの間に半田が十分にいき渡らず、電気的接続、熱的接続ともに目的を果たすことができない。【解決手段】 プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板であって、その放熱板をはんだ接続するためのべたパターンをプリント基板の実装面に形成し、そのべたパターンとプリント基板の実装面の直下層とを接続するVIAをべたパターンに設ける。【選択図】 図1

請求項（抜粋）：

プリント基板との接触面に放熱板を有する素子を実装する多層プリント基板であって、 前記放熱板をはんだ接続するためのべたパターンを実装面に形成し、 前記べたパターンと前記プリント基板の前記実装面の直下層とを接続するVIAを前記べたパターンに設けることを特徴とする多層プリント基板。

IPC (4件)：

H01L 23/12 ,  H05K 3/46 ,  H05K 1/02 ,  H01L 23/36

FI (8件)：

H01L23/12 J ,  H05K3/46 B ,  H05K3/46 Q ,  H05K3/46 N ,  H05K3/46 U ,  H05K1/02 Q ,  H01L23/12 N ,  H01L23/36 C

Fターム (18件)：

5E338AA03 ,  5E338BB02 ,  5E338BB13 ,  5E338BB75 ,  5E338CC08 ,  5E338CD23 ,  5E338EE02 ,  5E346AA32 ,  5E346AA35 ,  5E346AA42 ,  5E346BB20 ,  5E346EE31 ,  5E346FF45 ,  5E346HH17 ,  5F136BB02 ,  5F136DA07 ,  5F136DA14 ,  5F136EA13