特許
J-GLOBAL ID：201303046589292810
ビアホール中間層が埋め込まれたパッケージ基板及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (4件)：
村山 靖彦
, 志賀 正武
, 渡邊 隆
, 実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2012-011761
公開番号（公開出願番号）：特開2013-098526
出願日： 2012年01月24日
公開日（公表日）： 2013年05月20日
要約：
【課題】ビアホール中間層が埋め込まれたパッケージ基板及びその製造方法を提供する。【解決手段】モールドシール層22と、モールドシール層に埋め込まれ、複数の導電ビアホール200を有するビアホール中間層20と、モールドシール層に埋め込まれ、ビアホール中間層に設けられ、導電ビアホールの一方の端面に電気的に接続される再配線層21と、モールドシール層及びビアホール中間層に設けられ、導電ビアホールの他方の端面に電気的に接続されるビルドアップ構造23と、を備える。ビアホール中間層が埋め込まれることにより、再配線層がピッチの比較的小さい半導体チップの電極パッドに電気的に結合され、他端がピッチの比較的大きいビルドアップ構造の導電ブラインドビアホールに電気的に接続されることで、パッケージ基板2が高配線密度を有する半導体チップと結合される。【選択図】図2J
請求項（抜粋）：
対向する第1の表面及び第2の表面を有するモールドシール層と、
前記モールドシール層に埋め込まれ、対向する第1の側及び第2の側と、前記第1の側及び第2の側に連通された複数の導電ビアホールとを有し、前記導電ビアホールが前記第1の側及び第2の側において第1の端面及び第2の端面をそれぞれ有し、前記第2の側及び前記導電ビアホールの第2の端面が前記モールドシール層の第2の表面と面一であるビアホール中間層と、
前記モールドシール層に埋め込まれ、前記ビアホール中間層の第1の側及び前記導電ビアホールの第1の端面に設けられるとともに、前記導電ビアホールの第1の端面に電気的に接続されており、最外層に電極パッドが設けられている再配線層と、
前記モールドシール層の第2の表面、前記ビアホール中間層の第2の側及び前記導電ビアホールの第2の端面に設けられ、少なくとも誘電層と、前記誘電層に埋め込まれた回路層と、前記誘電層に設けられ、前記回路層に電気的に接続された複数の導電ブラインドビアホールとを有し、前記導電ブラインドビアホールの一部が前記導電ビアホールの第2の端面に対応して電気的に接続されたビルドアップ構造と、
を備えることを特徴とするビアホール中間層が埋め込まれたパッケージ基板。
IPC (1件)：
FI (1件)：
前のページに戻る
