特許

J-GLOBAL ID：201303046743830154

記憶装置、印刷材収容体及び印刷装置

発明者： 原 智子
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 竹腰 昇 ,  井上 一 ,  黒田 泰
公報種別：公開公報
出願番号（国際出願番号）：特願2012-054164
公開番号（公開出願番号）：特開2013-186931
出願日： 2012年03月12日
公開日（公表日）： 2013年09月19日
要約：

【課題】信頼性が高く効率の良いメモリーアクセスができる記憶装置、印刷材収容体及び印刷装置等を提供する。【解決手段】アドレス生成回路140は、第1のモードでは、クロック信号CLKに基づいて、シーケンシャルに変化するアドレスを生成し、第2のモードでは、第1のアドレスを生成した後に、第1のアドレスに対して非シーケンシャルである第2のアドレスを生成する。読み出し回路130は、第1のモードでは、シーケンシャルに変化するアドレスから、クロック信号CLKの1周期ごとにデータを順次読み出し、第2のモードでは、クロック信号CLKの1周期の前半期間において第1のアドレスからデータを読み出し、クロック信号CLKの1周期の前半期間に続く後半期間において第2のアドレスからデータを読み出す。【選択図】図1

請求項（抜粋）：

メモリーセルアレイと、 ワード線選択回路と、 ビット線選択回路と、 読み出し回路と、 クロック信号に基づいて、アドレスを生成するアドレス生成回路とを含み、 前記アドレス生成回路は、 第1のモードでは、前記クロック信号に基づいて、シーケンシャルに変化するアドレスを生成し、 第2のモードでは、第1のアドレスを生成した後に、前記第1のアドレスに対して非シーケンシャルである第2のアドレスを生成し、 前記読み出し回路は、 前記第1のモードでは、 前記シーケンシャルに変化するアドレスにより指定されるメモリーセルに記憶されたデータを、前記クロック信号の1周期ごとに順次読み出し、 前記第2のモードでは、 前記第1のアドレスにより指定されるメモリーセルに記憶されたデータを、前記クロック信号の1周期の前半期間において読み出し、 前記第2のアドレスにより指定されるメモリーセルに記憶されたデータを、前記クロック信号の1周期の前記前半期間に続く後半期間において読み出すことを特徴とする記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 16/06

FI (6件)：

G11C17/00 613 ,  G11C17/00 634G ,  G11C17/00 611E ,  G11C17/00 601D ,  G11C17/00 611G ,  G11C17/00 601U

Fターム (20件)：

5B125BA01 ,  5B125CA23 ,  5B125DA02 ,  5B125DA04 ,  5B125DA09 ,  5B125DB01 ,  5B125DB20 ,  5B125DD06 ,  5B125DE02 ,  5B125DE13 ,  5B125DE20 ,  5B125EA07 ,  5B125EA10 ,  5B125EE04 ,  5B125EE09 ,  5B125EF08 ,  5B125EF10 ,  5B125FA01 ,  5B125FA02 ,  5B125FA10