特許

J-GLOBAL ID：201303047293942654

半導体装置及びその製造方法

発明者： 八木 秀明 ,  土屋 圭一
出願人/特許権者： ピーエスフォー ルクスコ エスエイアールエル
代理人 (3件)： 加藤 朝道 ,  内田 潔人 ,  青木 充
公報種別：公開公報
出願番号（国際出願番号）：特願2012-105627
公開番号（公開出願番号）：特開2013-235881
出願日： 2012年05月07日
公開日（公表日）： 2013年11月21日
要約：

【課題】メモリセル領域のみのエッチングが周辺回路領域にまでオーバーエッチされていた。【解決手段】第1の領域に配置されるとともに、第1の方向に延在する複数の第1の配線と、前記第1の領域と前記第1の領域に隣接した第2の領域との境界に配置されるとともに、前記第1の方向と交差する第2の方向に延在し、かつ、前記第1の配線と同層にて前記第1の配線の端部と離間されて形成される第2の配線と、を備える。【選択図】図1

請求項（抜粋）：

第1の領域に配置されるとともに、第1の方向に延在する複数の第1の配線と、 前記第1の領域と前記第1の領域に隣接した第2の領域との境界に配置されるとともに、前記第1の方向と交差する第2の方向に延在し、かつ、前記第1の配線と同層にて前記第1の配線の端部と離間されて形成される第2の配線と、 を備えることを特徴とする半導体装置。

IPC (3件)：

H01L 21/824 ,  H01L 27/108 ,  H01L 27/10

FI (5件)：

H01L27/10 681F ,  H01L27/10 481 ,  H01L27/10 671B ,  H01L27/10 621C ,  H01L27/10 681B

Fターム (36件)：

5F083AD04 ,  5F083AD10 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083GA09 ,  5F083GA21 ,  5F083GA27 ,  5F083JA02 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083KA01 ,  5F083KA05 ,  5F083KA17 ,  5F083LA02 ,  5F083LA12 ,  5F083LA16 ,  5F083LA21 ,  5F083LA26 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083NA05 ,  5F083PR05 ,  5F083PR07 ,  5F083PR40 ,  5F083PR42 ,  5F083PR53 ,  5F083ZA02 ,  5F083ZA03 ,  5F083ZA05 ,  5F083ZA28