特許
J-GLOBAL ID：201303049904831260
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
, 下山 治
, 永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2012-044300
公開番号（公開出願番号）：特開2013-182942
出願日： 2012年02月29日
公開日（公表日）： 2013年09月12日
要約：
【課題】境界領域におけるライン間の静電容量の誤差を低減するために有利な技術を提供する。【解決手段】境界線で互いに接する第1領域および第2領域を有する半導体装置の製造方法は、前記境界線に平行で前記第1領域の中に配置された第1線と前記境界線に平行で前記第2領域の中に配置された第2線とで幅が規定された境界線上ライン部を含むパターンを形成するフォトリソグラフィー工程を含み、前記フォトリソグラフィー工程は、基板に塗布されたフォトレジストに対して、前記第1線を規定するための第1露光および前記第2線を規定するための第2露光を別個に実施する露光工程と、 前記露光工程を経た前記フォトレジストを現像する工程とを含む。【選択図】図1
請求項（抜粋）：
境界線で互いに接する第1領域および第2領域を有する半導体装置の製造方法であって、
前記境界線に平行で前記第1領域の中に配置された第1線と前記境界線に平行で前記第2領域の中に配置された第2線とで幅が規定された境界線上ライン部を含むパターンを形成するフォトリソグラフィー工程を含み、前記フォトリソグラフィー工程は、
基板に塗布されたフォトレジストに対して、前記第1線を規定するための第1露光および前記第2線を規定するための第2露光を別個に実施する露光工程と、
前記露光工程を経た前記フォトレジストを現像する工程と、を含む、
ことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5F146AA11
, 5F146AA20
, 5F146AA26
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
