特許
J-GLOBAL ID：201303051021906680
記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
丸島 敏一
公報種別：公開公報
出願番号（国際出願番号）：特願2012-237590
公開番号（公開出願番号）：特開2013-239142
出願日： 2012年10月29日
公開日（公表日）： 2013年11月28日
要約：
【課題】不揮発性メモリのライト処理の速度の低下を抑制しつつ、最大消費電力を低減する。【解決手段】判定部は、ライト処理時に2値のうちの一方の値への書換えと他方の値への書換えとを順に実行するメモリセルに対する入力データの少なくとも一部において2値のうちの特定の値のビット数が基準値を超えるか否かを判定して判定の結果を示す判定データを生成する。ライト側出力部は、ビット数が基準値を超えると判定された場合には前記少なくとも一部を反転した入力データをライトデータとして判定データとともにメモリセルへ出力する。【選択図】図4
請求項（抜粋）：
ライト処理時に2値のうちの一方の値への書換えと他方の値への書換えとを順に実行するメモリセルに対する入力データの少なくとも一部において前記2値のうちの特定の値のビット数が基準値を超えるか否かを判定して当該判定の結果を示す判定データを生成する判定部と、
前記ビット数が前記基準値を超えると判定された場合には前記少なくとも一部を反転した前記入力データをライトデータとして前記判定データとともに前記メモリセルへ出力するライト側出力部と
を具備する記憶制御装置。
IPC (4件)：
G06F 12/00
, G06F 3/06
, G06F 3/08
, G11C 16/02
G06F12/00 550E
, G06F3/06
, G06F3/08 H
, G06F3/06 301N
, G11C17/00 611D
, G06F12/00 560A
, G06F12/00 597U
5B060CB04
, 5B125BA01
, 5B125CA01
, 5B125CA04
, 5B125DB02
, 5B125DE08
, 5B125FA01
, 5B125FA02
