特許
J-GLOBAL ID：201303051063924565
半導体記憶装置及びその制御方法
出願人/特許権者：
代理人 (16件)： 蔵田 昌俊 , 福原 淑弘 , 中村 誠 , 野河 信久 , 白根 俊郎 , 峰 隆司 , 幸長 保次郎 , 河野 直樹 , 砂川 克 , 井関 守三 , 赤穂 隆雄 , 井上 正 , 佐藤 立志 , 岡田 貴志 , 堀内 美保子 , 竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2013-055396
公開番号（公開出願番号）：特開2013-200937
出願日： 2013年03月18日
公開日（公表日）： 2013年10月03日
要約：
【課題】選択ワード線と、選択ワード線の両側にある非選択ワード線とのカップリング利用して、所望の電圧を選択ワード線に印加する。【解決手段】半導体装置は、複数の第1の配線と、複数の第2の配線と、第1と第2の配線とが交差する領域に形成されたメモリセルと、第1の配線に電圧を印加する複数の第1のドライバと、第1のドライバにそれぞれ電圧を印加する第2のドライバと、を備え、第2のドライバは、選択される第1の配線に接続される第1のドライバに、第1の電圧を印加し、選択される第1の配線に隣接する第1の配線に接続される第1のドライバに、第1の電圧と同等かそれ以上の第2の電圧を印加し、選択される第1の配線に接続される第1のドライバに、第1の電圧よりも低い第3の電圧を印加する場合、選択される第1の配線に隣接する第1の配線に接続される第1のドライバに、第1の電圧よりも低く、第3の電圧よりも高い第4の電圧を印加する。【選択図】図7
請求項（抜粋）：
第1の方向に延伸し、前記第1の方向に直交する第2の方向に沿って配置される複数の第1の配線と、
前記第2の方向に延伸し、前記第1の方向に沿って配置される複数の第2の配線と、
前記第1の配線と前記第2の配線とが交差する領域に形成され、整流素子及び記憶層が積層された構造を有するメモリセルと、
前記第1の配線に電圧をそれぞれ印加する複数の第1のドライバと、
前記第1のドライバにそれぞれ電圧を印加する複数の第2のドライバと、
前記第2の配線に電圧を印加する第3のドライバと、
を備え、
前記第2のドライバは、
前記第1の配線の中から選択される第1の配線に接続される前記第1のドライバに、第1の電圧を印加し、
前記選択される第1の配線に隣接する第1の配線に接続される前記第1のドライバに、前記第1の電圧と同等かそれ以上の第2の電圧を印加し、
前記選択される第1の配線に接続される第1のドライバに、前記第1の電圧よりも低い第3の電圧を印加する場合、前記選択される第1の配線に隣接する第1の配線に接続される前記第1のドライバに、前記第1の電圧よりも低く、前記第3の電圧よりも高い第4の電圧を印加し、
隣接する他の第2のドライバが前記第1のドライバに印加している電圧を計測し、他の第2のドライバが印加する電圧が前記第1の電圧から前記第3の電圧に変化した場合に、前記第1のドライバに前記第4の電圧を印加し、
隣接する他の第2のドライバが前記第1のドライバに印加している電圧を計測し、他の第2のドライバが印加する電圧が前記第3の電圧から前記第1の電圧に変化した場合に、前記第1のドライバに前記第2の電圧を印加し、
前記第2のドライバは、前記メモリセルへの書き込み時または消去動作時に、前記第1の配線の中から対応する前記第1の配線に接続される前記第1のドライバに、前記第1の電圧を印加し、
前記第3のドライバは、前記第2の配線の中から選択される第2の配線に前記第1の電圧よりも低く、前記第3の電圧よりも高い第5の電圧を印加し、前記第2のドライバが、前記選択される第1の配線に接続される第1のドライバに、前記第1の電圧よりも低い前記第3の電圧を印加する前に、前記選択される第2の配線に前記第1の電圧と同等かそれ以上の第6の電圧を印加する
半導体記憶装置。
IPC (1件)：
FI (3件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved