特許
J-GLOBAL ID:201303052001374077
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人 谷・阿部特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2012-009377
公開番号(公開出願番号):特開2013-149799
出願日: 2012年01月19日
公開日(公表日): 2013年08月01日
要約:
【課題】電界効果トランジスタ(FET)の特に高周波におけるオーミック抵抗を低減するためのオーミック電極構造に関する。【解決手段】本発明に係る半導体装置は、半導体上に形成されたオーミック電極と、前記オーミック電極に接続された配線電極とを備えた半導体装置であって、前記半導体と前記オーミック電極との界面及び前記オーミック電極上に複数の凹凸部が形成され、前記オーミック電極は、前記凹凸部が形成されていない部分に、前記オーミック電極と前記配線電極との界面の法線方向に平行な直線部を有することを特徴とする。【選択図】図1
請求項(抜粋):
半導体上に形成されたオーミック電極と、前記オーミック電極に接続された配線電極とを備えた半導体装置であって、
前記半導体と前記オーミック電極との界面及び前記オーミック電極上に複数の凹凸部が形成され、
前記オーミック電極は、前記凹凸部が形成されていない部分に、前記オーミック電極と前記配線電極との界面の法線方向に平行な直線部を有することを特徴とする半導体装置。
IPC (5件):
H01L 29/41
, H01L 21/338
, H01L 29/812
, H01L 29/778
, H01L 21/28
FI (4件):
H01L29/44 L
, H01L29/80 F
, H01L29/80 H
, H01L21/28 301B
Fターム (24件):
4M104AA04
, 4M104BB10
, 4M104CC01
, 4M104DD09
, 4M104DD23
, 4M104DD24
, 4M104DD34
, 4M104DD35
, 4M104DD79
, 4M104DD92
, 4M104FF01
, 4M104FF27
, 4M104GG12
, 4M104HH15
, 4M104HH20
, 5F102FA03
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ05
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GQ01
前のページに戻る