特許

J-GLOBAL ID：201303052766563927

半導体装置

発明者： ジョン ファン キム
出願人/特許権者： エスケーハイニックス株式会社
代理人 (3件)： 上田 邦生 ,  藤田 考晴 ,  川上 美紀
公報種別：公開公報
出願番号（国際出願番号）：特願2012-225728
公開番号（公開出願番号）：特開2013-114739
出願日： 2012年10月11日
公開日（公表日）： 2013年06月10日
要約：

【課題】複数個のメモリチップが積層された構造を有する半導体装置の信頼性を向上させる。【解決手段】半導体装置は、複数のビットラインと複数のワードラインとの交差点に複数個のメモリセルが配列される複数個のメモリチップが垂直方向に積層され、いずれか一つのメモリチップには複数個のメモリチップの各々に配列された複数のビットラインと連結されアクティブにされるメモリチップのビットラインをイネーブルさせるためのビットラインセンスアンプと、複数個のメモリチップの各々に配列された複数のワードラインと連結されアクティブされるメモリチップのワードラインをイネーブルさせるためのサブワードラインドライバを含み、ビットラインセンスアンプとサブワードラインドライバがいずれか一つのメモリチップに備わる。【選択図】図3

請求項（抜粋）：

積層された複数個のメモリチップを具備し、それぞれのメモリチップが複数個のメモリブロックを含み、それぞれのメモリブロックがビットラインとワードラインを通してデータアクセスが可能なメモリセルを含む半導体装置であって、 前記複数個のメモリチップの各々に配列された複数のビットラインと連結され、前記複数のビットラインのうちアクティブになるメモリチップのビットラインをイネーブルさせ、前記複数個のメモリチップのうちのいずれか1つに備わる複数個のビットラインセンスアンプと、 前記複数個のメモリチップの各々に配列された複数のワードラインと連結され、前記複数のワードラインのうちアクティブになるメモリチップのワードラインをイネーブルさせ、前記複数個のメモリチップうちのいずれか一つに備わる複数個のサブワードラインドライバとを含む半導体装置。

IPC (3件)：

G11C 11/401 ,  G11C 11/407 ,  H01L 27/10

FI (3件)：

G11C11/34 371K ,  G11C11/34 354D ,  H01L27/10 495

Fターム (18件)：

5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA25 ,  5F083ZA23 ,  5M024AA62 ,  5M024AA63 ,  5M024BB08 ,  5M024BB14 ,  5M024CC39 ,  5M024CC40 ,  5M024LL01 ,  5M024LL11 ,  5M024PP01 ,  5M024PP03