特許
J-GLOBAL ID:201303059785441969
パッケージング後に生じる特性欠陥を救済する半導体装置
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
渡邊 隆
, 実広 信哉
公報種別:公開公報
出願番号(国際出願番号):特願2013-008106
公開番号(公開出願番号):特開2013-175264
出願日: 2013年01月21日
公開日(公表日): 2013年09月05日
要約:
【課題】パッケージング後に生じる特性欠陥を救済するメモリ装置を提供する。【解決手段】複数のメモリセルを含むメモリセルアレイと、少なくとも一つ以上のアンチヒューズを備え、メモリセルアレイ内の欠陥セルアドレスをアンチヒューズに保存し、欠陥セルアドレスを外部に読み出すアンチヒューズ回路部と、を備えるメモリ装置。アンチヒューズ回路部は、メモリ装置のタイミングパラメータ規定、リフレッシュ規定、入出力トリガー電圧規定またはデータトレーニング規定についての特性欠陥コードをアンチヒューズに保存し、特性欠陥コードを外部に読み出す。【選択図】図1
請求項(抜粋):
複数のメモリセルを含むメモリセルアレイと、
少なくとも一つ以上のアンチヒューズを備え、前記メモリセルアレイ内の欠陥セルアドレスを前記アンチヒューズに保存し、前記欠陥セルアドレスを外部に読み出すアンチヒューズ回路部と、を備えることを特徴とするメモリ装置。
IPC (1件):
FI (3件):
G11C29/00 603J
, G11C29/00 603K
, G11C29/00 603L
Fターム (6件):
5L106AA01
, 5L106CC07
, 5L106CC14
, 5L106CC17
, 5L106FF02
, 5L106FF08
前のページに戻る