特許
J-GLOBAL ID:201303061220007151
半導体装置の設計方法、半導体装置の設計プログラム、半導体装置の設計装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
家入 健
公報種別:公開公報
出願番号(国際出願番号):特願2011-227729
公開番号(公開出願番号):特開2013-088962
出願日: 2011年10月17日
公開日(公表日): 2013年05月13日
要約:
【課題】IRドロップの制約を満たしつつチップレイアウトを小型化できる半導体装置の設計方法、半導体装置の設計プログラム、半導体装置の設計装置を提供すること。【解決手段】本発明の一態様である半導体装置の設計方法は、複数の電源用パッド及び信号用パッドを、半導体チップ上のチップコアの周囲に配置する。そして、複数の電源用パッド及び信号用パッドの数から決まるチップサイズSpと、チップコアの大きさから決まるチップサイズScと、を比較する。その後、Sp≧Scであれば、IRドロップが制約値を満たす限り、配置した複数の電源用パッドのうちの1又は2以上の電源用パッドを削除する。【選択図】図3
請求項(抜粋):
複数の電源用パッド及び信号用パッドを、半導体チップ上のチップコアの周囲に配置し、
前記複数の電源用パッド及び信号用パッドの数から決まるチップサイズと、前記チップコアの大きさから決まるチップサイズと、を比較し、
前記複数の電源用パッド及び信号用パッドの数から決まるチップサイズが、前記チップコアの大きさから決まるチップサイズよりも大きければ、IRドロップが制約値を満たす限り、配置した前記複数の電源用パッドのうちの1又は2以上の電源用パッドを削除する、
半導体装置の設計方法。
IPC (2件):
FI (6件):
G06F17/50 658V
, G06F17/50 666Z
, G06F17/50 666V
, G06F17/50 658U
, H01L21/82 P
, H01L21/82 D
Fターム (12件):
5B046AA08
, 5B046BA04
, 5F064CC23
, 5F064DD43
, 5F064DD44
, 5F064EE42
, 5F064EE47
, 5F064EE52
, 5F064HH02
, 5F064HH06
, 5F064HH09
, 5F064HH11
前のページに戻る