特許
J-GLOBAL ID:201303062319397462
N-NARY論理回路のための方法および装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (3件):
朝比 一夫
, 増田 達哉
, 江部 武史
公報種別:特許公報
出願番号(国際出願番号):特願2001-543857
特許番号:特許第4766813号
出願日: 1999年12月10日
請求項(抜粋):
【請求項1】 複数の1ofN信号を用いる1ofN論理回路であり、ここで、各1ofN信号は、N本の配線の束を含み、評価サイクルにおいて、前記束の1本の配線のみがアサートされる1ofN論理回路であって、
1以上の1ofN入力信号を評価し、1ofN出力信号を作り出す共有論理トリー回路と、
前記共有論理トリー回路に接続された第1の1ofN入力信号と、
前記共有論理トリー回路に接続された第2の1ofN入力信号と、
前記共有論理トリー回路に接続された1ofN出力信号と、
を有することを特徴とする1ofN論理回路。
IPC (2件):
H03K 19/096 ( 200 6.01)
, H03K 19/20 ( 200 6.01)
FI (2件):
H03K 19/096 B
, H03K 19/20
引用特許:
審査官引用 (10件)
-
CMOS多値論理回路
公報種別:公開公報
出願番号:特願平6-014946
出願人:日本電信電話株式会社
-
多値論理回路
公報種別:公開公報
出願番号:特願平5-178866
出願人:シャープ株式会社
-
ディジタル回路
公報種別:公開公報
出願番号:特願平6-308082
出願人:ヤマハ株式会社
全件表示
前のページに戻る