特許

J-GLOBAL ID：201303065713976043

半導体装置の製造方法

発明者： 今野 拓也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2012-056469
公開番号（公開出願番号）：特開2013-191700
出願日： 2012年03月13日
公開日（公表日）： 2013年09月26日
要約：

【課題】電気的特性を向上させることができる半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、半導体基板上に形成された複数の積層体の側面上に、上部の幅が下部の幅より大きい第1絶縁膜を形成する工程と、前記半導体基板上に犠牲膜を形成して、前記積層体間における前記第1絶縁膜の前記下部間にボイドを形成する工程と、前記犠牲膜における前記ボイドの上方の部分を除去するとともに、前記第1絶縁膜の前記上部を除去する工程と、前記犠牲膜を除去する工程と、前記積層体間にエアギャップを形成するように、前記半導体基板上に第2絶縁膜を形成する工程と、を備える。【選択図】図2

請求項（抜粋）：

半導体基板上に形成された複数の積層体の側面上に、上部の幅が下部の幅より大きい第1絶縁膜を形成する工程と、 前記積層体間における前記第1絶縁膜の前記下部間にボイドを形成するように、前記半導体基板上に犠牲膜を形成する工程と、 前記犠牲膜における前記ボイドの上方の部分を除去するとともに、前記第1絶縁膜の前記上部を除去する工程と、 前記犠牲膜を除去する工程と、 前記積層体間にエアギャップを形成するように、前記半導体基板上に第2絶縁膜を形成する工程と、 を備えた半導体装置の製造方法。

IPC (6件)：

H01L 21/824 ,  H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/105

FI (3件)：

H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 444A

Fターム (39件)：

5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP55 ,  5F083EP56 ,  5F083EP76 ,  5F083ER22 ,  5F083FR05 ,  5F083GA03 ,  5F083GA09 ,  5F083GA11 ,  5F083GA27 ,  5F083GA28 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083KA01 ,  5F083MA06 ,  5F083MA16 ,  5F083MA20 ,  5F083PR05 ,  5F083PR07 ,  5F083PR09 ,  5F083PR21 ,  5F083PR40 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BB08 ,  5F101BD10 ,  5F101BD22 ,  5F101BD34 ,  5F101BE05 ,  5F101BE07 ,  5F101BF08 ,  5F101BH02 ,  5F101BH15