特許
J-GLOBAL ID：201303071444737584

高電圧トランジスタの製造方法

発明者：
崔 在 勝

崔 在 勝 について

, 
李 相 培

李 相 培 について

, 
金 成 錬

金 成 錬 について

, 
徐 正 勲

徐 正 勲 について


出願人/特許権者：
マグナチップセミコンダクター有限会社

マグナチップセミコンダクター有限会社 について


代理人 (4件)： 笹島 富二雄 ,  西山 春之 ,  小川 護晃 ,  中川 博司
公報種別：特許公報
出願番号（国際出願番号）：特願2001-065614
公開番号（公開出願番号）：特開2001-298187
特許番号：特許第5220970号
出願日： 2001年03月08日
公開日（公表日）： 2001年10月26日
請求項（抜粋）：
【請求項1】 第1導電型の半導体基板の複数領域に、表面から第1の深さに第2導電型のドリフトイオンを注入して第1ドリフト領域を形成する段階と、 前記半導体基板の前記第1ドリフト領域に、表面から前記第1の深さより深い第2の深さに第2導電型のドリフトイオンを注入して第2ドリフト領域を形成する段階と、 前記第1及び第2ドリフト領域からなるドリフト領域と一定の間隔を有するように、第1のマスクを用いて、前記半導体基板の表面に第1導電型のチャネルストップイオンを注入する段階と、 前記チャネルストップイオンが注入された半導体基板の表面に、前記第1のマスクを用いて、素子隔離膜を形成する段階と、 隣接する前記ドリフト領域の間の半導体基板上に、ゲート絶縁膜を介在してゲート電極を形成する段階と、 前記ゲート電極の両側に側壁スペーサーを形成し、前記ゲート電極及び前記側壁スペーサーをマスクにして、前記ゲート電極の両側の半導体基板の表面内に、前記ドリフト領域と連結される第2導電型のソース/ドレイン不純物拡散領域を形成する段階と、 を行うことを特徴とする高電圧トランジスタの製造方法。
IPC (3件)：
H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 21/265 ( 200 6.01)
FI (3件)：
H01L 29/78 301 S ,  H01L 29/78 301 R ,  H01L 21/265 F
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM