不揮発性半導体記憶装置

発明者： ,
出願人/特許権者： ,
代理人 (17件)：蔵田昌俊 , 高倉成男 , 河野哲 , 中村誠 , 福原淑弘 , 峰隆司 , 白根俊郎 , 村松貞男 , 野河信久 , 幸長保次郎 , 河野直樹 , 砂川克 , 井関守三 , 佐藤立志 , 岡田貴志 , 堀内美保子 , 竹内将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2011-160143
公開番号（公開出願番号）：特開2013-025845
出願日： 2011年07月21日
公開日（公表日）： 2013年02月04日
要約：

【課題】誤読み出しを抑制し、かつ高速性の向上を図る。【解決手段】不揮発性半導体記憶装置は、2値または多値で書き込み可能なメモリセルを有する第1および第2メモリブロックBLKと外部からのコマンドに応じてデータの書き込みおよび読み出しを行う制御回路8とを具備する。制御回路は、読み出し対象ブロックが第1メモリブロックである場合、第1フラグに応じて第1メモリブロックが2値であるか多値であるかを判定してその第1判定結果を記憶し、第1判定結果によって第1メモリブロックを2値または多値で読み出し、読み出し対象ブロックが第1メモリブロックから第2ブロックに変更された場合、第1判定結果を消去し、第2フラグに応じて第2メモリブロックが2値であるか多値であるかを判定してその第2判定結果を記憶し、第2判定結果によって第2メモリブロックを2値または多値で読み出す。【選択図】図1

請求項（抜粋）：

2値または多値で書き込み可能なメモリセルを有する第1メモリブロックおよび第2メモリブロックと、外部からのコマンドに応じて、前記第1メモリブロックおよび第2メモリブロックにデータを書き込み、前記第1メモリブロックおよび第2メモリブロックからデータを読み出す制御回路と、を具備し、前記制御回路は、書き込み動作において、書き込み対象ブロックが前記第1メモリブロックである場合、前記第1メモリブロックが2値であるか多値であるかを識別する第1フラグを前記第1メモリブロック内のメモリセルに書き込み、書き込み対象ブロックが前記第2メモリブロックである場合、前記第2メモリブロックが2値であるか多値であるかを識別する第2フラグを前記第2メモリブロック内のメモリセルに書き込み、読み出し動作において、読み出し対象ブロックが前記第1メモリブロックである場合、前記第1フラグに応じて前記第1メモリブロックが2値であるか多値であるかを判定してその第1判定結果を記憶し、読み出し対象ブロックが前記第1メモリブロックである間、前記第1判定結果に応じて前記第1メモリブロックを2値または多値で読み出し、読み出し対象ブロックが前記第1メモリブロックから前記第2ブロックに変更された場合、前記第1判定結果を消去し、前記第2フラグに応じて前記第2メモリブロックが2値であるか多値であるかを判定してその第2判定結果を記憶し、読み出し対象ブロックが前記第2メモリブロックである間、前記第2判定結果に応じて前記第2メモリブロックを2値または多値で読み出すことを特徴とする不揮発性半導体記憶装置。

IPC (2件)：

G11C 16/02 , G11C 16/04

FI (3件)：

G11C17/00 641 , G11C17/00 601E , G11C17/00 622E

Fターム (7件)：

5B125BA01 , 5B125BA19 , 5B125CA06 , 5B125DE20 , 5B125EA05 , 5B125FA01 , 5B125FA02

前のページに戻る