特許

J-GLOBAL ID：201303076661166171

プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路

発明者： エドワード アウン ,  ルイ ヘンリー ,  ポール バトラー ,  ジョン ターナー ,  ラケシュ パテル ,  チョン リー
出願人/特許権者： アルテラ コーポレイション
代理人 (2件)： 山本 秀策 ,  森下 夏樹
公報種別：公開公報
出願番号（国際出願番号）：特願2013-095012
公開番号（公開出願番号）：特開2013-179659
出願日： 2013年04月30日
公開日（公表日）： 2013年09月09日
要約：

【課題】プログラマブルロジックデバイス上またはこれと結合して設けられるクロックデータリカバリ回路の提供【解決手段】プログラマブルロジックデバイス(“PLD”)が多数のCDRシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このPLDにプログラマブルクロックデータ復元(“CDR”)回路を装備する。CDR回路は、PLD内に内蔵するか、完全あるいは部分的に独立した集積回路とすることができる。この回路は、CDR入力、CDR出力、またはそれらの両方を行うことができる。CDR機能は、例えば非CDR低電圧作動シグナリング(“LVDS”)等のその他の非CDRシグナリング機能と組合わせて提供することができる。この回路は、大規模なシステムの一部とすることができる。【選択図】図1

請求項（抜粋）：

本願明細書に記載された回路。

IPC (5件)：

H04L 7/033 ,  H03K 5/00 ,  H03L 7/183 ,  H03L 7/08 ,  H03L 7/081

FI (5件)：

H04L7/02 B ,  H03K5/00 U ,  H03L7/18 B ,  H03L7/08 M ,  H03L7/08 J

Fターム (21件)：

5J106CC01 ,  5J106CC21 ,  5J106CC31 ,  5J106CC53 ,  5J106CC59 ,  5J106DD09 ,  5J106DD19 ,  5J106DD32 ,  5J106DD42 ,  5J106DD43 ,  5J106DD44 ,  5J106DD47 ,  5J106DD48 ,  5J106FF06 ,  5J106KK37 ,  5J106KK38 ,  5J106RR18 ,  5J106RR20 ,  5K047AA15 ,  5K047GG28 ,  5K047GG32