特許

J-GLOBAL ID：201303080133404165

電子機器システム、電子機器及び記憶媒体

発明者： 藤木 大輔
出願人/特許権者： シャープ株式会社
代理人 (2件)： 河野 登夫 ,  河野 英仁
公報種別：公開公報
出願番号（国際出願番号）：特願2011-277542
公開番号（公開出願番号）：特開2013-127745
出願日： 2011年12月19日
公開日（公表日）： 2013年06月27日
要約：

【課題】正規でない記憶媒体に記憶されている制御プログラムによる処理を防止する電子機器システム、電子機器及び記憶媒体を提供する。【解決手段】SDIOデバイス102は、記憶部51により制御プログラム51aを記憶しており、SD端子部40から制御プログラム51aを出力する。拡張端子部41には、電子機器101からの接続確認信号が入力される。また、応答回路部53からの応答信号は、拡張端子部41から電子機器101へ出力される。入出力IF14は、拡張端子部41から応答信号を取得する。制御部1は、取得した応答信号に基づいてSDIOデバイス102が接続されているかを判断し、接続されている場合に、処理部10により制御プログラム51aを実行する。【選択図】図2

請求項（抜粋）：

記憶してあるプログラムを第1端子から出力する記憶媒体と、該記憶媒体を着脱可能に接続し、前記記憶媒体からプログラムを読み込んで実行する電子機器とを備える電子機器システムにおいて、 前記記憶媒体は、 前記電子機器から出力される接続確認信号に対する応答信号を出力する応答部と、 前記接続確認信号が入力され、前記応答部が出力する前記応答信号を出力する第2端子と を備え、 前記電子機器は、 前記第2端子へ前記接続確認信号を出力し、前記第2端子から前記応答信号を取得する入出力部と、 該入出力部により取得した前記応答信号に基づいて前記記憶媒体が接続されているか否かを判断する判断部と、 該判断部により接続されていると判断した場合に、前記プログラムを実行する処理部と を備えることを特徴とする電子機器システム。

IPC (6件)：

G06K 17/00 ,  G06K 19/00 ,  G06K 19/10 ,  G03G 21/00 ,  B41J 29/38 ,  H04N 1/00

FI (6件)：

G06K17/00 T ,  G06K19/00 T ,  G06K19/00 R ,  G03G21/00 502 ,  B41J29/38 Z ,  H04N1/00 C

Fターム (42件)：

2C061HK05 ,  2C061HK11 ,  2C061HN11 ,  2H270KA58 ,  2H270LA55 ,  2H270MF02 ,  2H270MF05 ,  2H270MF10 ,  2H270MF14 ,  2H270MF22 ,  2H270MF25 ,  2H270NB02 ,  2H270NB04 ,  2H270NB07 ,  2H270NB09 ,  2H270NC07 ,  2H270NC13 ,  2H270ZC03 ,  2H270ZC04 ,  2H270ZC08 ,  2H270ZD04 ,  5B035AA15 ,  5B035BB09 ,  5B035BC03 ,  5B035CA08 ,  5B035CA22 ,  5B058CA13 ,  5B058CA23 ,  5B058KA33 ,  5B058YA13 ,  5C062AA05 ,  5C062AA35 ,  5C062AB10 ,  5C062AB17 ,  5C062AB38 ,  5C062AB41 ,  5C062AB42 ,  5C062AC02 ,  5C062AC22 ,  5C062AC48 ,  5C062AE07 ,  5C062AF14

引用特許：

審査官引用 (1件)

• 特開平4-233681