特許
J-GLOBAL ID：201303080489868573
FETを有する電気回路、スイッチングレギュレータ、および電気機器
発明者：
出願人/特許権者：
代理人 (2件)：
佐野 静夫
, 林田 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2012-017767
公開番号（公開出願番号）：特開2013-158167
出願日： 2012年01月31日
公開日（公表日）： 2013年08月15日
要約：
【課題】簡易な構成によりスパイク電圧の発生を抑えつつ、FETに流れる過電流を抑制することが可能となる電気回路を提供する。【解決手段】ゲート電圧が入力されるFETと、駆動電圧入力ライン、ゲート電圧を出力する出力ライン、および駆動電圧入力ラインと出力ラインの間の導通/遮断を切替えるスイッチ素子が設けられており、スイッチ素子を導通状態として駆動電圧に応じたHレベルのゲート電圧を出力するドライバと、FETを流れる過電流を検出する過電流検出部と、駆動電圧入力ラインに接続されている放電ラインと、放電ラインの導通/遮断を切替える放電スイッチと、を備え、過電流が検出されたとき、スイッチ素子を導通状態としたまま放電スイッチを導通状態とし、スイッチ素子および放電ラインを介した出力ラインからの放電により、ゲート電圧をHレベルから徐々に小さくする電気回路とする。【選択図】図3
請求項（抜粋）：
ゲート電圧がゲートに入力されるFETと、
駆動電圧が入力される駆動電圧入力ライン、前記ゲート電圧を出力する出力ライン、および前記駆動電圧入力ラインと前記出力ライン端の間の導通/遮断を切替えるスイッチ素子が設けられており、前記スイッチ素子を導通状態として前記駆動電圧に応じたHレベルの前記ゲート電圧を出力するオン動作、および、前記スイッチ素子を遮断状態としてLレベルの前記ゲート電圧を出力するオフ動作を行うドライバと、
前記FETのソース-ドレイン間を流れる過電流を検出する過電流検出部と、
前記駆動電圧入力ラインに接続されている放電ラインと、
前記放電ラインの導通/遮断を切替える放電スイッチと、を備え、
前記過電流が検出されたとき、
前記スイッチ素子を導通状態としたまま前記放電スイッチを導通状態とし、前記スイッチ素子および前記放電ラインを介した前記出力ラインからの放電により、前記ゲート電圧をHレベルから徐々に小さくすることを特徴とする電気回路。
IPC (1件)：
FI (1件)：
Fターム (22件)：
5H730AA17
, 5H730BB13
, 5H730EE13
, 5H730EE59
, 5H730FD01
, 5H730FD11
, 5H730FD61
, 5H730FF06
, 5H730FG01
, 5H730XC04
, 5H730XC14
, 5H730XX02
, 5H730XX03
, 5H730XX12
, 5H730XX13
, 5H730XX19
, 5H730XX22
, 5H730XX23
, 5H730XX32
, 5H730XX33
, 5H730XX38
, 5H730XX43
