特許
J-GLOBAL ID：201303081082596443
並列演算装置及びマイクロコンピュータ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2011-141507
公開番号（公開出願番号）：特開2013-008270
出願日： 2011年06月27日
公開日（公表日）： 2013年01月10日
要約：
【課題】並列的に入力されるデータに対処してヒストグラムの度数データを生成することができ、ヒストグラムの度数データを生成する処理時間をその入力データにおけるヒストグラム値の分布状況に依存せず、更にはヒストグラムの度数データを累積するために用いる記憶領域を少なくすることができる並列演算装置を提供する。【解決手段】複数のプロセッサによる並列的な演算結果に対して、演算結果の種別毎にそのデータ数を並列的に計数する複数のカウンタを有し、夫々のカウンタの計数値を累積してヒストグラムの度数とするヒストグラムカウンタ回路を備える。【選択図】図3
請求項（抜粋）：
並列演算が可能なN個のプロセッサと、
前記N個のプロセッサによる並列演算毎に、夫々の演算結果て出力するM個のカウンタと、
前記M個のカウンタの出力をカウンタ毎に累積して記憶するヒストグラムカウンタ回路と
を有する並列演算装置。
IPC (3件)：
G06F 17/18
, G06T 1/20
, G06T 7/00
G06F17/18 D
, G06T1/20 B
, G06T7/00 200B
5B056AA05
, 5B056BB64
, 5B056EE03
, 5B057AA20
, 5B057CH04
, 5B057DB02
, 5B057DB09
, 5B057DC23
, 5L096AA06
, 5L096FA37
, 5L096LA01
, 5L096LA08
, 5L096LA13
