特許
J-GLOBAL ID：201303081270845094
半導体メモリ及びそのテスト方法
発明者：
出願人/特許権者：
代理人 (3件)：
藤村 元彦
, 永岡 重幸
, 高野 信司
公報種別：公開公報
出願番号（国際出願番号）：特願2012-071157
公開番号（公開出願番号）：特開2013-206482
出願日： 2012年03月27日
公開日（公表日）： 2013年10月07日
要約：
【目的】アクセス性能の低下を招く不良メモリセルを精度良く判定することが可能な半導体メモリ及びそのテスト方法を提供することを目的とする【構成】複数のメモリセルの内の特定のメモリセルから送出させたセル電流をサンプルセル電流として取り込み当該サンプルセル電流の電流値から所定値を減算したものをベース閾値として算出する。次に、上記したベース閾値にて示される電流値を有するベース閾値電流に第1追加電流を加算することにより上限閾値に対応した閾値電流を生成すると共に、このベース閾値電流に、第1追加電流よりも大なる第2追加電流を加算することにより下限閾値に対応した閾値電流を生成する。そして、テスト対象となるメモリセルの1つから送出させたセル電流と、上記した上限閾値及び下限閾値各々に対応した閾値電流とを大小比較することにより1のメモリセルが不良であるか否かを判定する。【選択図】図4
請求項（抜粋）：
複数のメモリセルを有する半導体メモリであって、
前記複数のメモリセルの内の特定のメモリセルからセル電流を送出させるべき電圧を前記特定のメモリセルに印加すると共に、テスト対象となる前記メモリセルの1からセル電流を送出させるべき電圧を前記メモリセルの1に印加するメモリアクセス部と、
前記特定のメモリセルから送出されたセル電流をサンプルセル電流として取り込み、当該サンプルセル電流の電流値から所定値を減算したものをベース閾値として算出する制御部と、
第1追加電流及び前記第1追加電流よりも大なる第2追加電流の供給を受ける外部端子と、
前記ベース閾値にて示される電流値を有するベース閾値電流に前記第1追加電流を加算することにより下限閾値に対応した閾値電流を生成すると共に、前記ベース閾値電流に前記第2追加電流を加算することにより上限閾値に対応した閾値電流を生成する閾値電流生成部と、
前記メモリセルの1から送出されたセル電流と、前記上限閾値及び前記下限閾値各々に対応した閾値電流とを大小比較することにより前記メモリセルの1が不良であるか否かを判定する比較判定部と、を有することを特徴とする半導体メモリ。
IPC (1件)：
FI (1件)：
Fターム (2件)：
前のページに戻る
