特許
J-GLOBAL ID:201303081495662401
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願2012-036957
公開番号(公開出願番号):特開2013-172431
出願日: 2012年02月23日
公開日(公表日): 2013年09月02日
要約:
【課題】チップコストを抑え、消費電力を抑え、温度補償を行い高精度なLC発振器の提供。 【解決手段】LC発振器のインダクタ(L)に並列接続されるキャパシタとして、それぞれの第1端子同士を共通接続し、それぞれの第2端子を前記インダクタの両端に接続した第1の可変容量素子対(C10、C11)と、それぞれの第2端子同士を共通接続し、それぞれの第1端子を前記インダクタの両端に接続した第2の可変容量素子対(C20、C21)とを備える。さらに第1の可変容量素子対(C10、C11)の前記第1端子の共通接続点に電圧を印加する第1の電圧源(30)と、第2の可変容量素子対(C20、C21)の前記第2端子の共通接続点に、温度に依存する電圧(PTAT電圧)を印加する第2の電圧源(40)を備える。【選択図】図3
請求項(抜粋):
インダクタとキャパシタの共振回路を含む発振器を備え、
前記キャパシタが、
それぞれの第1端子同士を対向させて接続し、前記第1端子と反対側の第2端子をそれぞれ前記インダクタの両端のノードに接続した第1及び第2の可変容量素子からなる第1の可変容量素子対と、
それぞれの第2端子同士を対向させて接続し、前記第2端子と反対側の第1端子をそれぞれ前記インダクタの両端のノードに接続した第3及び第4の可変容量素子からなる第2の可変容量素子対と、
を備え、
前記第1の可変容量素子対の前記第1端子同士の接続ノードに第1の電圧を印加する第1の電圧源と、
前記第2の可変容量素子対の前記第2端子同士の接続ノードに第2の電圧を印加する第2の電圧源と、
を含む半導体装置。
IPC (3件):
H03B 5/08
, H03B 5/04
, H03B 5/12
FI (3件):
H03B5/08 A
, H03B5/04 C
, H03B5/12
Fターム (18件):
5J081AA02
, 5J081CC17
, 5J081CC18
, 5J081CC44
, 5J081DD01
, 5J081DD15
, 5J081DD20
, 5J081EE02
, 5J081EE03
, 5J081FF11
, 5J081KK02
, 5J081KK07
, 5J081KK22
, 5J081LL05
, 5J081MM01
, 5J081MM03
, 5J081MM07
, 5J081MM09
前のページに戻る