特許

J-GLOBAL ID：201303085250317585

半導体素子の銅金属配線形成方法

発明者： 表 成 奎
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 中川 裕幸
公報種別：特許公報
出願番号（国際出願番号）：特願2001-172245
公開番号（公開出願番号）：特開2002-033391
特許番号：特許第4790156号
出願日： 2001年06月07日
公開日（公表日）： 2002年01月31日
請求項（抜粋）：

【請求項1】 半導体基板上に形成された層間絶縁膜の所定の領域をパターニングしてトレンチ及びコンタクトホールからなるダマシンパターンを形成した後、洗浄する段階と、 前記ダマシンパターンを含む全体構造上に拡散防止膜を形成する段階と、 銅の蒸着速度を加速化するために、ヨード含有液体化合物、純粋I2、ヨード含有ガスのいずれか一つを触媒として利用するか、液状のF、Cl、Br、I、At、ガス状態のF、Cl、Br、I、Atのいずれか一つを触媒として利用して、前記拡散防止膜の表面に化学的強化剤層を形成する段階と、 湿式浸漬洗浄及びウォーム・アニーリングを行って前記コンタクトホールの内部および前記トレンチの底部を除いた残部の化学的強化剤を除去する段階と、 前記ダマシンパターンが埋め込まれるようにMOCVD法によって銅層を形成する段階と、 前記銅層を研磨して銅金属配線を形成する段階とを含んでなることを特徴とする半導体素子の銅金属配線形成方法。

IPC (6件)：

H01L 21/768 ( 200 6.01) ,  H01L 21/28 ( 200 6.01) ,  H01L 21/285 ( 200 6.01) ,  C23C 16/18 ( 200 6.01) ,  H01L 23/52 ( 200 6.01) ,  H01L 21/3205 ( 200 6.01)

FI (5件)：

H01L 21/90 A ,  H01L 21/28 A ,  H01L 21/285 C ,  C23C 16/18 ,  H01L 21/88 M