特許

J-GLOBAL ID：201303085417618744

サンプルホールド回路

発明者： 原口 能純
出願人/特許権者： シャープ株式会社
代理人 (1件)： 政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2012-003879
公開番号（公開出願番号）：特開2013-143171
出願日： 2012年01月12日
公開日（公表日）： 2013年07月22日
要約：

【課題】 ホールドオフセットノイズを効果的に低減するサンプルホールド回路を提供する。【解決手段】 サンプルホールド回路1は、少なくとも1つのサンプリングトランジスタを備える。nチャネル型のサンプリングトランジスタでは、チャネル領域105aが導通状態から非導通状態に切り替えられたとき、チャネル領域105a内に、第1拡散領域103a側から第2拡散領域104a側への電子の移動を妨げるポテンシャル障壁が形成される。pチャネル型のサンプリングトランジスタでは、チャネル領域105bが導通状態から非導通状態に切り替えられたとき、チャネル領域105b内に、第1拡散領域103b側から第2拡散領域104b側への正孔の移動を妨げるポテンシャル障壁が形成される。【選択図】 図5

請求項（抜粋）：

入力信号が入力される少なくとも1つのサンプリングトランジスタと、 前記サンプリングトランジスタのそれぞれに対して一端が電気的に接続され、当該一端から出力信号が出力されるホールド容量と、を備え、 前記サンプリングトランジスタのそれぞれは、 前記入力信号が入力される第1拡散領域と、 前記ホールド容量に電気的に接続される第2拡散領域と、 前記第1拡散領域及び前記第2拡散領域間であるチャネル領域の導通状態及び非導通状態を切替制御するための制御信号が入力される制御電極と、を有し、 前記第1拡散領域及び前記第2拡散領域がn型の半導体から成るnチャネル型の前記サンプリングトランジスタでは、 少なくとも前記チャネル領域が導通状態から非導通状態に切り替えられたとき、前記チャネル領域内に、前記第1拡散領域側から前記第2拡散領域側への電子の移動を妨げるポテンシャル障壁が形成され、 前記第1拡散領域及び前記第2拡散領域がp型の半導体から成るpチャネル型の前記サンプリングトランジスタでは、 少なくとも前記チャネル領域が導通状態から非導通状態に切り替えられたとき、前記チャネル領域内に、前記第1拡散領域側から前記第2拡散領域側への正孔の移動を妨げるポテンシャル障壁が形成されることを特徴とするサンプルホールド回路。

IPC (4件)：

G11C 27/02 ,  G11C 27/00 ,  H03K 17/00 ,  H03K 17/687

FI (5件)：

G11C27/02 602D ,  G11C27/00 102Z ,  G11C27/02 601T ,  H03K17/00 D ,  H03K17/687 G

Fターム (23件)：

5J055AX25 ,  5J055BX17 ,  5J055CX24 ,  5J055DX22 ,  5J055DX61 ,  5J055DX73 ,  5J055DX82 ,  5J055EX02 ,  5J055EY10 ,  5J055EY21 ,  5J055EY23 ,  5J055EZ01 ,  5J055EZ12 ,  5J055FX05 ,  5J055FX12 ,  5J055FX18 ,  5J055FX19 ,  5J055FX37 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05 ,  5J055GX07 ,  5J055GX08