特許
J-GLOBAL ID：201303085640747378
プログラマブルロジックデバイス
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2012-098428
公開番号（公開出願番号）：特開2013-009306
出願日： 2012年04月24日
公開日（公表日）： 2013年01月10日
要約：
【課題】電源遮断後の起動時間が短く、高集積化及び低消費電力化を図ることが可能であるプログラマブルロジックデバイスを提供する。【解決手段】入出力ブロックと、論理エレメントを有する複数の論理ブロックと、該複数の論理ブロックを接続する配線とを有するプログラマブルロジックデバイスにおいて、論理エレメントは、コンフィギュレーションデータが保持されたコンフィギュレーションメモリ及び選択回路を有するルックアップテーブルを有する。また、コンフィギュレーションメモリは、酸化物半導体膜をチャネル領域に有するトランジスタと、該トランジスタ及び選択回路の間に設けられた演算回路とを有するメモリ素子を複数有し、入力信号に応じて選択回路によりコンフィギュレーションデータを選択的に切り替えて出力する。【選択図】図4
請求項（抜粋）：
入出力ブロックと、
コンフィギュレーションデータを保持するコンフィギュレーションメモリ及び選択回路を有するルックアップテーブルを含む論理エレメントを有する複数の論理ブロックとを備え、
前記コンフィギュレーションメモリは、酸化物半導体膜をチャネル領域に有するトランジスタと、演算回路と、を有するメモリ素子が2N個(Nは自然数)設けられ、前記トランジスタのソース及びドレインの一方と前記演算回路との接続部にコンフィギュレーションデータを保持し、
前記選択回路は、前記演算回路の出力信号及びN個の入力端子の信号に応じて、信号を出力することを特徴とするプログラマブルロジックデバイス。
IPC (1件)：
FI (1件)：
Fターム (15件)：
5J042BA01
, 5J042BA09
, 5J042BA11
, 5J042CA07
, 5J042CA20
, 5J042CA21
, 5J042CA22
, 5J042CA23
, 5J042CA24
, 5J042CA25
, 5J042CA27
, 5J042CA28
, 5J042DA01
, 5J042DA02
, 5J042DA03
