特許
J-GLOBAL ID:201303087245978134

プリント回路基板及びその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 加藤 公延 ,  大島 孝文
公報種別:公開公報
出願番号(国際出願番号):特願2012-050161
公開番号(公開出願番号):特開2013-065811
出願日: 2012年03月07日
公開日(公表日): 2013年04月11日
要約:
【課題】本発明は、プリント回路基板及びその製造方法に関する。【解決手段】本発明は、ベース基板を準備する段階と、前記ベース基板上に回路パターン及び接続パッドを含む回路層を形成する段階と、前記回路層を含んで前記ベース基板上に前記接続パッドを露出させる第1オープン部を有する第1ソルダレジスト層を形成する段階と、前記第1ソルダレジスト層を含んで前記ベース基板上に前記接続パッドの上面の一部を露出させる第2オープン部を有する第2ソルダレジスト層を形成する段階と、を含むことを特徴とする。【選択図】図1
請求項(抜粋):
ベース基板と、 前記ベース基板の一面に形成された回路パターン及び接続パッドを含む回路層と、 前記回路層を含んで前記ベース基板上に形成され、前記接続パッドを露出させる第1オープン部を有する第1ソルダレジスト層と、 前記第1ソルダレジスト層を含んで前記ベース基板の上部に形成され、前記接続パッドの上面の一部を露出させる第2オープン部を有する第2ソルダレジスト層と、 を含むプリント回路基板。
IPC (1件):
H05K 3/34
FI (2件):
H05K3/34 502D ,  H05K3/34 505A
Fターム (8件):
5E319AA03 ,  5E319AC12 ,  5E319AC13 ,  5E319BB04 ,  5E319CC33 ,  5E319CD04 ,  5E319CD26 ,  5E319GG05
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る