特許

J-GLOBAL ID：201303088116987930

半導体装置及びその製造方法

発明者： 有馬 貴之
出願人/特許権者： 旭化成エレクトロニクス株式会社
代理人 (3件)： 森 哲也 ,  小西 恵 ,  田中 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2012-074576
公開番号（公開出願番号）：特開2013-207090
出願日： 2012年03月28日
公開日（公表日）： 2013年10月07日
要約：

【課題】基板の裏面の膜厚を制御することで、裏面膜の帯電量を減少させるようにした半導体装置及びその製造方法を提供すること。【解決手段】積層膜20は、Si基板10の裏面に形成された第1の酸化膜21と、第1のナイトライド膜22と、第2の酸化膜23と、第1のポリシリコン膜24と、第3の酸化膜(SiO2)25と、第2のポリシリコン膜26とを備えている。Si基板10の裏面から積層膜20の最表面までの距離は1500Å以上7000Å以下である【選択図】図3

請求項（抜粋）：

基板の裏面に形成された積層膜を備えた半導体装置において、 前記積層膜が、 前記基板の裏面に形成された第1の酸化膜と、 該第1の酸化膜上に形成されたナイトライド膜と、 該ナイトライド膜上に形成され、第1の酸化膜より厚い膜厚を有する第2の酸化膜と、 該第2の酸化膜上に形成された第1のポリシリコン膜と、 該第1のポリシリコン膜上に形成されて第3の酸化膜と、 該第3の酸化膜上に形成されて第2のポリシリコン膜とを備え、 前記基板の裏面から前記積層膜の最表面までの距離が、1500Å以上7000Å以下であることを特徴とする半導体装置。

IPC (8件)：

H01L 21/331 ,  H01L 29/737 ,  H01L 21/822 ,  H01L 21/824 ,  H01L 27/06 ,  H01L 21/320 ,  H01L 21/768 ,  H01L 23/522

FI (5件)：

H01L29/72 H ,  H01L27/06 101U ,  H01L27/06 321B ,  H01L21/88 S ,  H01L21/90 Z

Fターム (46件)：

5F003BA96 ,  5F003BA97 ,  5F003BB04 ,  5F003BB05 ,  5F003BB07 ,  5F003BB08 ,  5F003BC01 ,  5F003BE07 ,  5F003BF06 ,  5F003BH07 ,  5F003BH18 ,  5F003BJ15 ,  5F003BM01 ,  5F003BP34 ,  5F033HH04 ,  5F033HH08 ,  5F033MM08 ,  5F033MM15 ,  5F033MM30 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ19 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033VV00 ,  5F033WW02 ,  5F033XX00 ,  5F048AA10 ,  5F048AC07 ,  5F048BG12 ,  5F048CA07 ,  5F048CA12 ,  5F048CA14 ,  5F048CA15 ,  5F082BA04 ,  5F082BA05 ,  5F082BA22 ,  5F082BA26 ,  5F082BA35 ,  5F082BA47 ,  5F082BC09 ,  5F082CA01 ,  5F082DA10