特許

J-GLOBAL ID：201303088885988060

位相調整回路、半導体集積回路

発明者： 田畑 貴史
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2012-070341
公開番号（公開出願番号）：特開2013-201726
出願日： 2012年03月26日
公開日（公表日）： 2013年10月03日
要約：

【課題】低消費電力化し、EMIを抑制する位相調整回路を提供する。【解決手段】多相クロック生成回路(110/111)は、互いに異なる位相で基準クロック信号(CLK)に同期する多相クロック信号(DCLKx)を生成し、データ識別回路(150)は、基準クロック信号(CLK)に同期する入力データ信号(DATA)を多相クロック信号(DCLKx)のそれぞれに応答して取り込み、多相取り込みデータ(Dx)として出力する。クロックイネーブル回路(140)は、多相クロック生成回路(110/111)と、データ識別回路(150)との間に設けられ、多相クロック信号(DCLKx)の各々をデータ識別回路(150)に供給するか否かを制御し、位相検出回路(130)が位相関係を判定し、検出結果信号(RSLT)が有効になると選択制御信号(SELx)に応答して、多相クロック信号(DCLKx)のうちの指定される1つを残して他の供給を停止する。【選択図】図3

請求項（抜粋）：

互いに異なる位相で基準クロック信号に同期する多相クロック信号を生成する多相クロック生成回路と、 前記基準クロック信号に同期する入力データ信号を前記多相クロック信号のそれぞれに応答して取り込み、多相取り込みデータとして出力するデータ識別回路と、 前記多相クロック生成回路と、前記データ識別回路との間に設けられ、前記多相クロック信号の各々を前記データ識別回路に供給するか否かを制御するクロックイネーブル回路と、 前記多相取り込みデータに基づいて、前記基準クロック信号と前記入力データ信号との位相関係を判定し、判定結果を示す検出結果信号を出力する位相検出回路と、 前記検出結果信号に基づいて選択制御信号を出力する制御回路と、 前記選択制御信号に応答して、前記多相取り込みデータのうちの指定される1つを調整後データ信号として出力するデータ選択回路と、 前記選択制御信号に応答して、前記多相クロック信号のうちの指定される1つを調整後クロック信号として出力するクロック選択回路と を具備する同期信号受信回路を含む 位相調整回路。

IPC (1件)：

H04L 7/02

FI (1件)：

H04L7/02 Z

Fターム (6件)：

5K047AA13 ,  5K047GG29 ,  5K047GG56 ,  5K047MM38 ,  5K047MM63 ,  5K047MM64