特許
J-GLOBAL ID：201303089807984321
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
千葉 剛宏
, 宮寺 利幸
, 大内 秀治
, 仲宗根 康晴
, 坂井 志郎
, 山野 明
公報種別：公開公報
出願番号（国際出願番号）：特願2012-272122
公開番号（公開出願番号）：特開2013-149956
出願日： 2012年12月13日
公開日（公表日）： 2013年08月01日
要約：
【課題】静電誘導形サイリスタやGTOサイリスタ等において、チップの有効面積の縮小化に伴うオン損失の増大(オン効率の低下)を抑えることができ、チップの有効面積の縮小化、オフ損失の低減(オフ効率の向上)を図ることができる半導体装置を提供する。【解決手段】第1導電型の半導体基板12と、該半導体基板12の一方の表面12aに形成された1以上のカソード電極20と、半導体基板12の他方の表面12bに形成されたアノード電極22と、半導体基板12の一方の表面12aに、カソード電極20と電気的に絶縁して形成され、カソード電極20とアノード電極22間に流れる電流の導通を制御するゲート電極24と、を有し、半導体基板12の厚みtbが460μm未満である。【選択図】図3
請求項（抜粋）：
第1導電型の半導体基板と、
前記半導体基板の一方の表面に形成された1以上のカソード電極と、
前記半導体基板の他方の表面に形成されたアノード電極と、
前記半導体基板の前記一方の表面に、前記カソード電極と電気的に絶縁して形成され、前記カソード電極と前記アノード電極間に流れる電流の導通を制御するゲート電極と、を有し、
前記半導体基板の厚みが460μm未満であることを特徴とする半導体装置。
IPC (3件)：
H01L 29/74
, H01L 29/744
, H01L 29/06
H01L29/74 F
, H01L29/74 C
, H01L29/74 M
, H01L29/06 301G
, H01L29/74 B
5F005AB01
, 5F005AD01
, 5F005AE07
, 5F005AF01
, 5F005AH01
, 5F005AH02
, 5F005CA04
