特許

J-GLOBAL ID：201303090434674635

情報処理装置および情報処理装置における異常分析方法

発明者： 上田 清詩
出願人/特許権者： 日本電気株式会社
代理人 (2件)： 机 昌彦 ,  下坂 直樹
公報種別：公開公報
出願番号（国際出願番号）：特願2012-039616
公開番号（公開出願番号）：特開2013-175076
出願日： 2012年02月27日
公開日（公表日）： 2013年09月05日
要約：

【課題】電子機器において致命的な障害が発生した場合、CPUが障害とは、無関係(非同期)の命令を実行中であっても、その障害に関する情報をメモリアクセス命令の処理効率を低下させることなく提示することが可能な情報処理装置等を提供する。【解決手段】CPUの内部に、主記憶装置に対するアクセス命令の実行に先立って、レジスタからレジスタ値を取得し、アクセス命令を実行する命令実行部と、格納する区画に対し識別のための識別番号を付与すると共に、レジスタ値を格納する第1の格納部と、アクセス命令の実行によって、出力された指定アドレスと識別番号とに基づいて、拡張アドレスを生成する第1の制御部と、出力先のデバイスと拡張アドレスとを基に拡張アドレスと指定アドレスとの何れか一方を選択する第2の制御部とを有し、前記CPUの外部に、拡張アドレスを基に主記憶装置にアクセスした際に、指定アドレスが異常であった場合に、拡張アドレスを外部に通知する第3の制御部とを備えることを特徴とする情報処理装置。【選択図】 図1

請求項（抜粋）：

CPUの内部に、 主記憶装置に対するアクセス命令の実行に先立って、レジスタからレジスタ値を取得し、前記アクセス命令を実行する命令実行部と、 格納する区画に対し識別のための識別番号を付与すると共に、前記レジスタ値を格納する第1の格納部と、 前記アクセス命令の実行によって、出力された指定アドレスと前記識別番号とに基づいて、拡張アドレスを生成する第1の制御部と、 出力先のデバイスと前記拡張アドレスとを基に前記拡張アドレスと前記指定アドレスとの何れか一方を選択する第2の制御部とを有し、 前記CPUの外部に、 前記第2の制御部によって選択された前記拡張アドレスを基に前記主記憶装置にアクセスした際に、前記指定アドレスが異常であった場合に、前記拡張アドレスを外部に通知する第3の制御部とを備えることを特徴とする情報処理装置。

IPC (2件)：

G06F 11/30 ,  G06F 11/32

FI (2件)：

G06F11/30 K ,  G06F11/32 E

Fターム (8件)：

5B042GA33 ,  5B042GC08 ,  5B042JJ01 ,  5B042JJ13 ,  5B042JJ47 ,  5B042KK13 ,  5B042MC03 ,  5B042MC05