特許

J-GLOBAL ID：201303091475497973

エンコーダ信号処理回路

発明者： 藤原 豊
出願人/特許権者： 凸版印刷株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2012-071353
公開番号（公開出願番号）：特開2013-205073
出願日： 2012年03月27日
公開日（公表日）： 2013年10月07日
要約：

【課題】ロータリエンコーダが停止している時に、機械的微振動等のノイズ信号が混入しても、誤カウントせず、また、カウント値のずれの蓄積が防止されたエンコーダ信号処理回路を提供する。【解決手段】クロック同期のA相パルスとクロック同期のB相パルスを生成する回路と、前記クロック同期のA相パルスとB相パルスそれぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を生成し、前記立ち上がりエッジ信号及び立ち下がりエッジ信号から4逓倍パルスを生成する4逓倍パルス生成回路と、前記クロック同期のA相パルスとB相パルスが交互に入力されているか否かに基づきエンコーダの停止時期を示す信号を作成する交互チェック回路を有し、前記エンコーダの停止時期以外に前記4逓倍パルスからノイズ除去済み4逓倍パルス信号を発生する回路と、を有することを特徴とする。【選択図】図4

請求項（抜粋）：

位相が互いに異なる2相パルスを入力信号とするエンコーダ信号の処理回路において、前記異なる2相パルスであるエンコーダ信号のA相パルスとB相パルスからクロック同期のA相パルスとクロック同期のB相パルスを生成する回路と、 前記クロック同期のA相パルスとB相パルスそれぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を作成し、前記立ち上がりエッジ信号及び立ち下がりエッジ信号から4逓倍パルスを生成する4逓倍パルス生成回路と、 前記クロック同期のA相パルスとB相パルスが交互に入力されているか否かに基づきエンコーダの停止時期を示す信号を作成する交互チェック回路を有し、前記エンコーダの停止時期以外に前記4逓倍パルスからノイズ除去済み4逓倍パルス信号を発生する回路と、 前記ノイズ除去済み4逓倍パルス信号を分周して撮像手段への水平同期信号として供給する水平同期信号生成回路と、 前記クロック同期のA相パルスとB相パルスの位相のずれを検出して、前記エンコーダの停止時期以外に、前記クロック同期のA相パルスの位相がB相パルスよりも進んでいる第1の場合と前記クロック同期のA相パルスの位相がB相パルスよりも遅れている第2の場合を区別する信号を作成する方向弁別回路と、 前記ノイズ除去済み4逓倍パルス信号と前記方向弁別回路の出力信号を入力して、単位長さの搬送が進んだ、あるいは、戻ったことを検知する搬送長監視回路と、 単位時間当たり、前記搬送長監視回路から出力される信号をカウントして搬送速度を計測する搬送速度計測回路と、 を有することを特徴とするエンコーダ信号処理回路。

IPC (1件)：

G01D 5/244

FI (1件)：

G01D5/244 J

Fターム (7件)：

2F077AA21 ,  2F077AA37 ,  2F077CC02 ,  2F077QQ03 ,  2F077TT47 ,  2F077TT52 ,  2F077TT71