特許
J-GLOBAL ID：201303093480193004
メモリモジュール
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
鷲頭 光宏
, 緒方 和文
, 黒瀬 泰之
, 三谷 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2011-259470
公開番号（公開出願番号）：特開2013-114415
出願日： 2011年11月28日
公開日（公表日）： 2013年06月10日
要約：
【課題】Load Reduced型のメモリモジュールにおいてメモリデバイスの搭載位置によるデータのスキューを低減する。【解決手段】データコネクタを有するモジュール基板110と、複数のメモリデバイス201〜236と、データコネクタとメモリデバイスとの間に接続されたデータレジスタバッファ301〜309とを備える。モジュール基板110は、メモリデバイスが搭載されたメモリ搭載領域A1,A2と、平面視でメモリ搭載領域A1,A2に挟まれた位置に定義され、データレジスタバッファが搭載されたレジスタ搭載領域Bとを有する。各メモリデバイスとデータレジスタバッファとの配線距離がほぼ均一になるため、メモリデバイスの搭載位置によるデータのスキューが低減される。【選択図】図2
請求項（抜粋）：
複数のデータコネクタを有するモジュール基板と、
複数のメモリデバイスと、
前記複数のデータコネクタから供給されるライトデータを前記複数のメモリデバイスに供給し、前記複数のメモリデバイスから供給されるリードデータを複数の前記データコネクタに供給する複数のデータレジスタバッファと、を備え、
前記モジュール基板は、一方の主面に定義された第1及び第2のメモリ搭載領域と、平面視で前記第1及び第2のメモリ搭載領域に挟まれた位置に定義されたレジスタ搭載領域とを有し、
前記複数のメモリデバイスは、前記第1のメモリ搭載領域に搭載された複数の第1のメモリデバイスと、前記第2のメモリ搭載領域に搭載された複数の第2のメモリデバイスとを含み、
前記複数のデータレジスタバッファは、前記レジスタ搭載領域に搭載されている、ことを特徴とするメモリモジュール。
IPC (1件)：
FI (1件)：
Fターム (2件)：
前のページに戻る
