特許
J-GLOBAL ID：201303093870119093
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
藤原 康高
公報種別：公開公報
出願番号（国際出願番号）：特願2012-027700
公開番号（公開出願番号）：特開2013-164888
出願日： 2012年02月10日
公開日（公表日）： 2013年08月22日
要約：
【課題】データを正確に読み出すことが可能な半導体記憶装置を提供する。【解決手段】1つのメモリセルにnビット(nは2以上の自然数)のデータを記憶することができるメモリセルと、ワード線と、ビット線とを有するメモリセルアレイと、制御回路とを有し、第1メモリセルは、nビットの第1データを記憶し、第2メモリセルは、第1メモリセルにnビットのうちkビット(n以下の自然数)のデータが記憶されたかどうかを判定するための第2データを記憶する。制御回路は、第2メモリセルのデータを第1の読み出し電圧BR3を与えて読み出したデータの判定を行う第1の判定S12を行い、第1の判定の結果により、第1の読み出し電圧とは異なる第2の読み出し電圧AR1を与えて読み出したデータの判定を行う第2の判定S14を行い、第1の読み出し電圧で読み出した結果、または、前記第2の読み出し電圧を与えて読み出した結果のいずれかを出力する。【選択図】図9
請求項（抜粋）：
1つのメモリセルにnビット(nは2以上の自然数)のデータを記憶することができ、
マトリクス状に配置された前記メモリセルと、前記メモリセルに接続された複数のワード
線と、前記複数のメモリセルの一端に接続される複数のビット線とを有するメモリセルア
レイと、
制御回路とを有し、
複数の前記メモリセルのうち、第1メモリセルは、前記nビットの第1データを記憶し
、
複数の前記メモリセルのうち、第2メモリセルは、前記第1メモリセルに前記nビット
のうちkビット(kは2以上、n以下の自然数)のデータが記憶されたかどうかを判定す
るための第2データを記憶し、
前記制御回路は、前記第2メモリセルのデータを前記ワード線に第1の読み出し電圧を
与えて読み出したデータの判定を行う第1の判定を行い、
前記第1の判定の結果により、前記ワード線に前記第1の読み出し電圧とは異なる第2
の読み出し電圧を与えて読み出したデータの判定を行う第2の判定を行い、
前記第2の判定によって、前記第1メモリセルに記憶されたデータを前記第1の読み出
し電圧で読み出した結果、または、前記第2の読み出し電圧を与えて読み出した結果のい
ずれかを出力することを特徴とする半導体記憶装置。
IPC (2件)：
FI (3件)：
G11C17/00 613
, G11C17/00 641
, G11C17/00 622E
5B125BA02
, 5B125BA19
, 5B125CA14
, 5B125CA15
, 5B125CA19
, 5B125DA02
, 5B125DA09
, 5B125EA05
, 5B125FA01
, 5B125FA05
