特許

J-GLOBAL ID：201303096751173496

半導体装置

発明者： サン フン シン ,  ドン ウク イ
出願人/特許権者： エスケーハイニックス株式会社
代理人 (3件)： 上田 邦生 ,  藤田 考晴 ,  川上 美紀
公報種別：公開公報
出願番号（国際出願番号）：特願2012-158275
公開番号（公開出願番号）：特開2013-089952
出願日： 2012年07月17日
公開日（公表日）： 2013年05月13日
要約：

【課題】本発明は、積層されるチップに形成される貫通ビアの多様な連結構造を含む半導体装置を提供する。【解決手段】半導体装置は、積層される第1および第2チップを備える。第1及び第2チップに垂直な同一線上に位置し、各々第1及び第2チップを貫通して形成される第1ないし第3貫通ビアと、第1チップの第2貫通ビアと連結される第1入出力回路及び第2チップの第2貫通ビアと連結される第2入出力回路とを備える。【選択図】図2

請求項（抜粋）：

第1及び第2チップが積層される半導体装置において、 前記第1及び第2チップに垂直な同一線上に位置し、各々前記第1及び第2チップを貫通して形成される第1ないし第3貫通ビアと、 前記第1チップの第2貫通ビアと連結される第1入出力回路と、 前記第2チップの第2貫通ビアと連結される第2入出力回路とを備え、 前記第2チップの第2貫通ビアが、前記第1チップの第1貫通ビアと連結される半導体装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/12

FI (2件)：

H01L25/08 Z ,  H01L23/12 501P