特許

J-GLOBAL ID：201303099293682393

電圧発生回路、及びこの電圧発生回路を含む半導体装置

発明者： 熊崎 規泰 ,  上村 真史 ,  緑川 達朗
出願人/特許権者： 株式会社東芝
代理人 (7件)： 藤原 康高 ,  野木 新治 ,  高橋 拓也 ,  黒田 久美子 ,  熊谷 靖 ,  大西 邦幸 ,  石川 隆史
公報種別：公開公報
出願番号（国際出願番号）：特願2012-122513
公開番号（公開出願番号）：特開2013-247839
出願日： 2012年05月29日
公開日（公表日）： 2013年12月09日
要約：

【課題】データの誤読み出しを低減する半導体装置を提供すること。【解決手段】本実施形態の電圧発生回路は、第1ノードを第1信号に応答して昇圧する第1キャパシタ素子、第1トランジスタ、第2トランジスタ、前記第2ノードを第2信号に応答して昇圧する第2キャパシタ素子、第3トランジスタを有する第1昇圧回路と、前記第1信号に対して相補的な第3信号に応答して第3ノードを昇圧する第3キャパシタ素子、第4トランジスタ、第5トランジスタ、前記第2信号に対して相補的な第4信号に応答して前記第4ノードを昇圧する第4キャパシタ素子、第6トランジスタを有する第2昇圧回路と、を備え、前記第2出力ノードの電圧を昇圧した電圧が前記第3トランジスタのゲートに供給され、前記第1出力ノードの電圧を昇圧した電圧が前記第6トランジスタのゲートに供給される。【選択図】図4

請求項（抜粋）：

第1ノードを第1信号に応答して昇圧する第1キャパシタ素子、第1入力ノードと前記第1ノードの間に接続される第1トランジスタ、前記第1ノードと第1出力ノードの間に接続されゲートが第2ノードに接続される第2トランジスタ、前記第2ノードを第2信号に応答して昇圧する第2キャパシタ素子、前記第1ノードと前記第2ノードの間に接続される第3トランジスタを有する第1昇圧回路と、 前記第1信号に対して相補的な第3信号に応答して第3ノードを昇圧する第3キャパシタ素子、第2入力ノードと前記第3ノードの間に接続される第4トランジスタ、前記第3ノードと第2出力ノードの間に接続されゲートが第4ノードに接続される第5トランジスタ、前記第2信号に対して相補的な第4信号に応答して前記第4ノードを昇圧する第4キャパシタ素子、前記第3ノードと前記第4ノードの間に接続される第6トランジスタを有する第2昇圧回路と、 を備え、 前記第2出力ノードの電圧を昇圧した電圧が前記第3トランジスタのゲートに供給され、前記第1出力ノードの電圧を昇圧した電圧が前記第6トランジスタのゲートに供給されることを特徴とする電圧発生回路。

IPC (4件)：

H02M 3/07 ,  H01L 21/822 ,  H01L 27/04 ,  G11C 16/06

FI (3件)：

H02M3/07 ,  H01L27/04 G ,  G11C17/00 632A

Fターム (18件)：

5B125BA01 ,  5B125CA06 ,  5B125EA05 ,  5B125EG02 ,  5B125EG06 ,  5B125FA02 ,  5F038BG03 ,  5F038BG05 ,  5F038BG06 ,  5F038BG08 ,  5F038DF05 ,  5F038EZ20 ,  5H730AA04 ,  5H730AS04 ,  5H730BB02 ,  5H730BB05 ,  5H730BB57 ,  5H730FG01

引用特許：

審査官引用 (2件)

• チャージポンプ回路
  公報種別：公開公報   出願番号：特願2001-336530   出願人：力旺電子股ふん有限公司
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2002-090403   出願人：株式会社東芝