文献

J-GLOBAL ID：201402266390050765   整理番号：14A0166867

低電力変換した二重エッジトリガーフリップフロップ設計

A Low-Power Level-Converting Double-Edge-Triggered Flip-Flop Design

著者 (3件)： WANG Li-rong (Dep. of Electronics Engineering, National Chiao Tung Univ.) ,  LO Kai-yu (Dep. of Electronics Engineering, National Chiao Tung Univ.) ,  JOU Shyh-jye (Dep. of Electronics Engineering, National Chiao Tung Univ.)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E96-C  号： 10  ページ： 1351-1355 (J-STAGE)  発行年： 2013年 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿では,新しい二重エッジトリガー暗黙レベル変換フリップフロップを提案した。それは,低電力および低電圧設計したものである。その設計では,遅延および電力消費を低減するためにセンス増幅器アーキテキチャを採用した。実験的に,130nm,単一V_tおよび0,84V V_DDプロセスを実施したとき,古典的二重エッジトリガーフリップフロップ設計と比較して,電力遅延積(PDP)を64%改善し,さらに,混合V_t技法を実施したとき76%PDPを改善した。(翻訳著者抄録)

シソーラス用語： *双安定回路 ,  *回路設計 ,  *消費電力 ,  端部 ,  信号 ,  積算 ,  電力消費 ,  遅れ ,  センス増幅器
準シソーラス用語： エッジ ,  トリガ ,  *フリップフロップ ,  遅延 ,  *低電力 ,  電力遅延積

分類 (1件)： その他の電子回路  (NC05090X)

引用文献 (15件)：

• [1] D. Perlmutter, “Sustainability in silicon and systems development,” IEEE ISSCC Dig. Tech. Papers, pp.31-35, Feb. 2012.
• [2] K. Usami, M. Igarashi, F. Minami, T. Ishikawa, M. Kanazawa, M. Ichida, and K. Nogami., “Automated low-power technique exploiting multiple supply voltages applied to a media processor,” IEEE J. Solid-State Circuits, vol.33, no.3, pp.463-472, March 1998.
• [3] M. Hamada, M. Takahashi, H. Arakida, A. Chiba, T. Terazawa, T. Ishikawa, M. Kanazawa, M. Igarashi, K. Usami, and T. Kuroda, “A top-down low power design technique using clustered voltage scaling with variable supply-voltage scheme,” Proc. IEEE Custom Integrated Circuits Conference, pp.495-498, May 1998.
• [4] F. Ishihara, F. Sheikh, and B. Nikolic, “Level conversion for dual-supply systems,” IEEE Trans. Very Large Scale Integration Systems, vol.12, no.2, pp.185-194, Feb. 2004.
• [5] P. Zhao, J. McNeely, P. Golconda, M. Bayoumi, R. Barcenas, and W. Kuang, “Low-power clock branch sharing double-edge triggered flip-flop,” IEEE Trans. Very Large Scale Integration Systems, vol.15, no.3, pp.338-344, March 2007.

タイトルに関連する用語 (2件)： 電力変換 ,  設計