文献

J-GLOBAL ID：201402278092184056   整理番号：14A1358370

Si基板上にエピタキシャル成長させた厚い単結晶CdTe層を用いた大面積イメージングアレイの開発

Development of Large-Area Imaging Arrays Using Epitaxially Grown Thick Single Crystal CdTe Layers on Si Substrates

著者 (10件)： NIRAULA M. (Nagoya Inst. Technol., Nagoya, JPN) ,  YASUDA K. (Nagoya Inst. Technol., Nagoya, JPN) ,  YAMASHITA H. (Nagoya Inst. Technol., Nagoya, JPN) ,  WAJIMA Y. (Nagoya Inst. Technol., Nagoya, JPN) ,  MATSUMOTO M. (Nagoya Inst. Technol., Nagoya, JPN) ,  TAKAI N. (Nagoya Inst. Technol., Nagoya, JPN) ,  TSUKAMOTO Y. (Nagoya Inst. Technol., Nagoya, JPN) ,  SUZUKI Y. (Nagoya Inst. Technol., Nagoya, JPN) ,  TSUKAMOTO Y. (Nagoya Inst. Technol., Nagoya, JPN) ,  AGATA Y. (Nagoya Inst. Technol., Nagoya, JPN)
資料名： IEEE Transactions on Nuclear Science  (IEEE Transactions on Nuclear Science)
巻： 61  号： 5,Pt.2  ページ： 2555-2558  発行年： 2014年10月 
JST資料番号： C0235A  ISSN： 0018-9499  CODEN： IETNAE  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ジメチルカドミウムとジエチルテルリドを前駆体に用いて大気圧で動作する縦型MOVPE反応器中でCdTe層をn⁺-Si基板上に作製した。ヨウ素をドープしたn-CdTe層と非ドープ高抵抗p-CdTe層に対する基板の温度はそれぞれ350°Cと625°Cであった。続いてダイシングソーを用いて,p-CdTe/n-CdTe/n⁺-Siヘテロ接合ダイオード構造のピクセル型検出器を作製した。ピクセル間に高均一度の暗電流分布を確認した。25×25mm²のCdTe層に基づいて18×18配列を作製する可能性を実証した。

シソーラス用語： ウエハ【IC】 ,  *エピタクシー ,  単結晶 ,  *テルル化カドミウム ,  半導体材料 ,  化合物半導体 ,  結晶成長 ,  半導体薄膜 ,  N型半導体 ,  P型半導体 ,  ヘテロ接合 ,  ダイオード ,  *半導体放射線検出器 ,  暗電流 ,  MOCVD ,  接合ダイオード ,  *ピクセル検出器 ,  シリコンウエハ
準シソーラス用語： Si基板 ,  MOVPE

分類 (1件)： 放射線検出・検出器  (AD08020J)

タイトルに関連する用語 (7件)： Si基板 ,  エピタキシャル成長 ,  単結晶 ,  大面積 ,  イメージング ,  アレイ ,  開発