文献

J-GLOBAL ID：201402278465462051   整理番号：14A0032043

論理BISTにおけるスキャンイン電力制御回路のTEG評価について

Design and evaluation of circuits to control scan-in power in logic BIST

著者 (9件)： 加藤隆明 (九州工大) ,  加藤隆明 (JST-CREST) ,  喜納猛 (九州工大) ,  三宅庸資 (九州工大) ,  三宅庸資 (JST-CREST) ,  佐藤康夫 (九州工大) ,  佐藤康夫 (JST-CREST) ,  梶原誠司 (九州工大) ,  梶原誠司 (JST-CREST)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 320(VLD2013 61-101)  ページ： 233-238  発行年： 2013年11月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： スキャンベースの論理BISTでは高いテスト時電力の低減が課題となっている。しかしアプリケーション毎にその電力低減目標は異なるので,テスト時電力を低減するだけでなく,それを制御する技術開発が必要である。筆者らの先行研究では,スキャンイン時のFFのトグル率を制御可能な電力低減回路を提案した。本研究では電力制御回路を用いた具体的な制御手法を提案するとともに,TEGチップに電力制御回路を実装し,実際の電力低減効果の測定評価を行う。(著者抄録)

シソーラス用語： *BIST ,  *消費電力 ,  *制御回路 ,  電力制御 ,  *LSI【IC】 ,  回路試験 ,  半導体チップ ,  故障検出
準シソーラス用語： スキャンテスト ,  テストチップ ,  *電力低減

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (5件)： 論理 ,  BIST ,  電力制御 ,  TEG ,  評価